tms320lf2407考试_tms320lf2407 开发环境_tms320lf2407(25)

T2CNT7405h

定时器 1的控制寄存器

T1CON7404h

定时器 1的周期寄存器

T1PR7403h

定时器 1的比较寄存器

T1CMPR7402h

定时器 1定时器 1的计数寄存器

T1CNT7401h

EVA定时器控制寄存器 A

GPTCONA7400h

说明名称寄存器地址

EVA比较控制寄存器地址比较寄存器3CMPR37419h

比较寄存器2CMPR27418h

比较寄存器1CMPR17417h

死区时间控制寄存器ADBTCONA7415h

比较动作控制寄存器AACTRA7413h

比较控制寄存器ACOMCONA7411h

名称寄存器地址

EVA捕获控制寄存器地址

FIFO堆栈的底部寄存器，允许读取最近的捕获值

CAP1FBOT7427h

CAP2FBOT7428h

CAP3FBOT7429h

两级深度的捕获FIFO堆栈3CAP3FIFO7425h

两级深度的捕获FIFO堆栈2CAP2FIFO7424h

两级深度的捕获FIFO堆栈1CAP1FIFO7423h

捕获FIFO状态寄存器ACAPFIFOA7422h

捕获控制寄存器ACAPCONA7420h

名称寄存器地址

EVA中断寄存器地址

EVA的中断标志寄存器CEVAIFRC7431h

EVA的中断标志寄存器BEVAIFRB7430h

EVA的中断标志寄存器AEVAIFRA742Fh

EVA的中断屏蔽寄存器CEVAIMRC742Eh

EVA的中断屏蔽寄存器BEVAIMRB742Dh

EVA的中断屏蔽寄存器AEVAIMRA742Ch

名称寄存器地址

6.3 通用定时器

6.3.1 通用定时器概述每个事件管理模块有 两个 通用定时器(GP),这些定时器可以为 下列应用 提供独立的时间基准,

（1）控制系统中采样周期产生。

（2）为QEP电路和捕获单元的操作提供时间基准。

（3）为比较单元和相应的PWM电路操作提供时间基准。

定时器结构如图6-3所示，由图可知，每个定时器包括:

（1）一个可读写的 16位双向计数器的寄存器 TxCNT，

它存储了计数器的当前值，并根据计数方向进行增计数或减计数。

（2）一个可读写的16位定时器 比较寄存器 TxCMPR。

（3）一个可读写的16位定时器 周期寄存器 TxPR。

（4）一个可读写的16位定时器 控制寄存器 TxCON。

（5）时钟预定标器。

（6）控制和中断逻辑 。

（7）一个GP定时器 比较输出引脚,TxCMP 。

（8）输出条件逻辑。

（9）其他全局控制寄存器

TxPWM

图6-3 GP定时器结构框图

TxPR周期寄存器（映像）

TyPR周期寄存器（映像）

TxCON

GPTx控制寄存器控制逻辑比较逻辑

GPTCONA/B

GP定时器控制寄存器同步 /异步波形发生器

TxCMPR

比较寄存器

（映像）

输出逻辑

TxCNT GP定时器计数器

MUX

内部 CPU时钟

TDIRA/B

TCLKINA/B

ADC转换启动信号中断标志

TnCON[0]

当 x=2时,y=1，并且 n=2;当 x=4时,y=3，并且 n=4;

通用定时器的 输入 包括：

z 内部CPU时钟。

z 外部时钟TCLKINA/B，最高频率是CPU时钟频率的1／

4。

z 方向输入 TDIRA/B,控制通用定时器增／减计数。

z 复位信号RESET。

通用定时器的 输出 包括：

z 通用定时器比较输出TxCMP(x＝1、2、3、4）。

z 到ADC模块的ADC转换启动信号。

z自身的比较逻辑和比较单元的下溢、上溢、比较匹配和周期匹配信号。

z 计数方向指示位。

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/ruanjian/article-29489-25.html