tms320lf2407考试_tms320lf2407 开发环境_tms320lf2407(20)

位8 ～6：决定了等待状态（0 ～7）的数目。用于读片外

I/O空间 。复位为111，为 片外I/O空间 的读写设定 7个 等待状态。

位5 ～3：决定了等待状态（0 ～7）的数目。用于读 片外数据空间 。复位为111，为 片外数据空间 的读写设定 7个 等待状态。

位2 ～0：决定程序空间等待状态（0 ～7）的数目。复位为111，设定 程序空间7个 等待状态。

3.7 外部存储器接口程序存储器64K寻址空间。

当 访问片内程序存储器 时，PS

*

和STRB

*

为无效。

仅当访问 片外程序存储器 时，PS

*

、STRB

*

和数据总线与地址总线才有效。

可选用EPROM、EEPROM、Falsh作为片外程序存储器。

选用这些芯片时,注意它们的运行速度 问题。

与外部数据存储器的接口电路 。

2407外扩16K数据存储器。

关键是控制线的连接。

DSP2407 数据存储器

DS

*

CS

*

W/R

*

OE

*

WE

*

WE

*

如外扩 16K程序存储器，只需将 WE

*

信号去掉即可。

A0-A13

A0-A13

A0-A13

D0-D15

D0-D7

D0-D7

D0-D7

D8-D15

OE*

OE*

CS*

CS*

PS*

W/R*

WE*

16K*8 RAM

C2407A

TMS320

图4-4 外扩16K字程序存储器

WE*

WE*

16K*8 RAM

第4章 时钟和低功耗模式片内集成有PLL(锁相环)电路。

外接的 基准晶体+PLL (锁相环)电路共同组成系统时钟电路。

有关引脚：

XTAL1/CLKIN,外接的基准晶体到片内振荡器输入引脚；

如使用外部振荡器，外部振荡器的输出必须接该脚。

XTAL2,片内PLL振荡器输出引脚；

CLKOUT/IOPE0,该脚可作为 时钟输出 或 通用IO脚 ； 可用来输出CPU时钟或看门狗定时器时钟 ；由系统控制状态寄存器（SCSR1)中的位14决定。

当不作时钟输出时，就可作通用I/O。

复位时，本脚配置为CLKOUT 。

4.1 锁相环（PLL）

PLL支持从0.5 ～4倍输入时钟频率的乘法因子。

PLL还可控制低功耗操作。

PLL的倍率由系统控制状态寄存器（SCSR1)的位11 ～9

来决定。如下表所示。

复位时，倍率默认为 0.5 。

0.5111

0.57011

0.66101

0.8001

1110

1.33010

2100

4000

倍频系数CLKPS0CLKPS1CLKPS2

表 PLL倍率选择

1.锁相环的时钟模块电路时钟模块电路如图所示。

XTAL2

XTAL1

XTAL

OSC

PLLF1

PLLF2

PLL

PLL倍率选择

CLKOUT

F

IN

R1

C2

Cb1

Cb2

C1

两种时钟方式：

（1）内部时钟,只需外接晶体振荡器

（2）外部时钟,把外部时钟接至 XTAL1/CLKIN脚

2,外部滤波器电路回路用来 抑制信号的抖动和电磁干扰 。

电路中存在大量噪声,通过实验来确定滤波器回路元件。

fc＝10MHz

VDD

VSS

PLLVCCA

时钟模块

PLLF1

PLLF2

R1

C2

C1

可选的低通滤波回路滤波器回路元件

3,片内时钟

XTAL2

XTAL1

Cb1

Cb2

内部振荡电路被使能

4,外部振荡器时钟

XTAL2

XTAL1

空置外部时钟信号内部振荡器无效

5,PLL旁路方式可对片内PLL实现旁路，通过复位时拉低TRST、TMS和

TMS引脚来实现。

此时改变系统时钟的唯一方法是改变输入频率，系统的时钟与外输入时钟相同。此时，不需滤波器元件。

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/ruanjian/article-29489-20.html