tms320c6748_tms320c6748中文资料_tms320c6748 sata例程(21)

3.信令传输：所谓信令传输，和握手信号比较相似，是由发送端向接收端传送一个规定好的信号来通知其开始接收。不同点主要在于接收端不需要发送信号通知发送端撤销前文的标志信号，而是利用发送端传过来的开始信号的边沿作为信令。当发送端的数 32 第4 章 信号处理模块与FPGA 通信方案据准备好后，将控制命令信号反转，当接收逻辑检测的这个信号沿是开始接收数据。因为信令本身是一个跳变的信号边沿，撤销控制命令这一步被省略了，这是对握手方式的一种优化。 本文为了实现DSP 与FPGA 的通信，最好的方案是采用异步FIFO 通信。首先，系统的应用环境面临海量数据传输的压力，而异步FIFO 是目前在高速跨时域传输中最常见并且有效的方法，通过独立的读、写时序，解决信号处理系统与中读写不同步的问题。其次，本系统环境中利用FPGA 进行采样和系统逻辑控制，发挥FPGA 自由编程的优势，利用IP 核在FPGA 内部构建异步FIFO ，方法简单，稳定可靠，克服了FIFO 结构复杂，硬件不易实现的缺点。4.2 TMS320C6748 DSP 与FPGA 通信的接口 前文已经选择异步FIFO 作为跨时域通信的媒介，DSP 与FPGA 进行通信，主要是通过DSP 读写FPGA 内部FIFO 实现的。

那么以何种方式利用DSP 对FIFO 进行读写就成为通信的关键。本文利用TMS320C6748 的EMIFA 接口读写FIFO 实现板间通信。 EMIFA 被设计用来扩展外部存储器，支持SDRAM、NAND Flash 、NAND Flash 以及其他异步设备的扩展。EMIFA 数据总线宽度为16bit，最多提供23 位地址线和2 根外部等待/ 中断输入信号线，最高支持100MHz 时钟频率。用EMIFA 扩展外部存储器，通过对相关寄存器的配置，使其具有独立的数据总线宽度，可控的建立时间、保持时间和选通时间、读、写时序。EMIFA 提供5 根片选信号，其中EMA_CS[0]n 用于扩展SDRAM，最大支持512M 地址空间，其余4 根片选信号EMA_CS[5:2]n 用于扩展异步存储器，最大支持32M 地址空间。 图4.1 EMIFA 接口结构 异步FIFO 属于异步存储器范畴，本文EMIFA 扩展外部FIFO 的过程中，主要利用EMIFA 的异步接口读取FIFO 数据。通过配置CEnCFG 寄存器，设定读写过程的各种参数。 33 哈尔滨工程大学硕论文 本文信号处理模块与采集板（母板）的连接采用PMC 连接器，提供多种接口的扩展。

DSP 与 FPGA 通信的关键是为二者提供稳定高效的通信接口，本文重点讨论利用EMIFA 接口实现的系统连接。设计中，将 EMIFA 接口的各信号线通过连接器引入到FPGA ，与用户自定义I/O 管脚相连，虽然在本文的通信方法中并没有用到所有信号线，但这样设计为系统的通用性和扩展性提供更大的发展空间。4.3 利用异步FIFO 通信的实现方法 利用异步FIFO 实现DSP 和FPGA 跨时域通信的核心工作在于EMIFA 读写时序与FIFO 控制逻辑的配合。这就要求分析FIFO 的控制逻辑的具体形式，通过程序，使EMIFA异步接口中各种信号形成与FIFO 控制逻辑相配合的组合逻辑。4.3.1 EMIFA 异步接口时序 在利用异步FIFO 实现的通信的过程中，被关注的EMIFA 接口信号线包括以下几根，本文分析了各信号线在读写过程中的电平变化，这是使其形成与FIFO 相配合的组合逻 [35]辑的基础 。 1.片选信号 EMA_CSn[5:2]，该信号线只有在连接异步存储器时被激活，用于连接异步存储器的片选管脚，当选中相应存储空间时被置为低电平； 2.输出使能信号EMA_OEn ，该信号用于连接存储器的输出时能管脚，在异步读的选通阶段被置为低电平； 3.异步读/写控制信号EMA_A_R/Wn ，该信号用于读写控制，异步读操作时被置为高电平，异步写操作时被置为低电平。

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/ruanjian/article-37840-21.html