tms320c6748_tms320c6748中文资料_tms320c6748 sata例程(15)

然后RST 管脚输出变为高阻态，DSP 芯片的复位管脚在上拉电阻的作用下变为高电平，如果系统有BOOT 程序，那么程序开始运行进入初始化过程。3 种电压没有稳定之前，RST 将一直维持低电平，使DSP 芯片处于复位状态，从而保护DSP芯片，也能保证系统不会因为在供电不正常时进入初始化而出现错误。最终的上电先后顺序是1.2V、1.8V、3.3V，最后复位信号拉高； 第三，断电过程中,首先断开的是连接在VINDCDC 的5V 电压，当VINDCDC 下降至UVLO 时， 拉低，这样保证在断电过程中， 首先拉低使DSP 进入复位状态， RST RST然后各供电电压再降低，同样起到保护作用。 图3.8 电源系统原理图 图3.9 系统复位开关原理图 22 第3 章 信号处理模块硬件电路设计3.4 存储器及BOOT 模式设计3.4.1 mDDR 存储器设计 1. DDR2/mDDR 存储器控制器接口[25] TMS320C6748 拥有一个存储器接口专门用来扩展 DDR2 存储器或者 mDDR 存储器，扩展16bit 位宽的DDR2 存储器时，最高支持扩展512MB 空间、扩展16bit 位宽的mDDR 存储器时，最高支持扩展256MB 空间，该存储器控制器的时钟最高支持150MHz。

2. 内存芯片选型 TMS320C6748 的 DDR2/mDDR 控制器支持 DDR2 SDRAM 存储器同时还支持mDDR SDRAM 存储器，分别讨论这两种存储器的特性。 DDR SDRAM Double Data Rate SDRAM ，中文名为“双倍数据流SDRAM”。DDRSDRAM 利用差分时钟信号，数据的传输在差分时钟信号的交叉点进行，在时钟的上升沿与下降沿都有数据被触发，从而实现 DDR 。DDR2 （Double Data Rate 2 ）与第一代DDR 内存技术标准相比，虽然同样采取了差分时钟信号，在时钟的上升沿和下降沿都会有数据被触发。但在同等工作频率下，由于DDR2 具有4bit 预读取技术，DDR2 在一个周期内可以处理4 个数据位，而DDR 一个时钟周期只能处理2 个数据位，DDR2 的 [26]实际速度是DDR 的两倍 。此外，DDR 内核电压为2.5V ，而DDR2 为1.8V，并且DDR2采用FBGA （Fine-Pitch Ball Grid Array，细间距球栅阵列）封装，相对于TSOP 封装， [26]FBGA 封装可以改善电气特性和散热性能 。

除了以上几点区别外，DDR2 还采用了离线驱动调整技术（OCD 技术）、内建核心的终端电阻器技术（ODT 技术）和前置列地址选通（Posted CAS ）技术等新技术。 所谓的mDDR SDRAM ，即可移动的DDR SDRAM 。mDDR SDRAM 在速率等参数上与DDR2 相当，同时与一般DDR2 对比，主要优势是功耗低和体积小，寿命也比一般DDR 和DDR2 要长。由于mDDR SDRAM 的显著优势，目前在追求小型化和系统稳定性的应用环境中，mDDR SDRAM 被广泛采用。 在本设计中，内存芯片选用Micron 公司的MT46H64M16LF mDDR 内存颗粒。该芯片基本参数如下：存储空间结构64 Meg ×16 16 Meg ×16 ×4 banks ，VDD/VDDQ采用1.8V，封装模式采用60-ball VFBGA 10mm x 11.5mm 。 3.MT46H64M16LF mDDR 内存颗粒与DSP 连接的硬件电路设计 由于DDR 存储器接口电路属于高速电路，在DDR 存储器的接口电路设计过程中应考虑信号完整性问题，应该对各信号线进行分组，尤其在 PCB 布线时应严格按照分组进行布线，以使信号间影响最小。

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/ruanjian/article-37840-15.html