tms320c6748_tms320c6748中文资料_tms320c6748 sata例程(20)

在PLL 电源处利用磁性元件铁氧体磁珠滤波，对电源进行隔离，来滤除高频噪声。通过上述操作，以滤除电源波纹噪声和其他噪声，保证电源质量，维持系统供电的稳定。 除上述问题外，还应注意过孔内外径的选择，表面覆铜，电源层连接孔的多少，是否选择十字焊盘等等问题。3.7 本章小结 本章的工作任务是结合第二章提出系统架构的需求，设计满足要求的信号处理模块硬件的结构，并完成信号处理模块的具体硬件电路设计。 本章详细介绍了基于TMS320C6748 DSP 信号处理模块的硬件电路设计过程，其中包括存储器、BOOT 控制电路、系统时钟、电源和复位电路等模块的硬件电路的设计，并讲解了微处理器数字系统的 PCB 设计方案。本章的硬件设计是整个设计能否实现的 30 第3 章 信号处理模块硬件电路设计前提与保障，所以本章不吝笔墨，对电路各部分进行了较为详细的分析。 本设计的基本目标是小型化、独立性、扩展性和高效性，从芯片选型到电路结构设计，再到最后的 PCB 布线都是基于这几点进行设计的。在高速电路硬件设计过程中，尤其是 PCB 设计，除按照数据手册的标准按照设计结构对各芯片进行连接外，还有很多应该遵守的设计原则和设计技巧，但由于实际情况的限制又不能完全按照原则去做，这就要求设计者懂得如何取舍，怎样妥协，并最终设计出符合要求的系统。

31 哈尔滨工程大学硕论文 第4 章 信号处理模块与FPGA 通信方案 本设计的背景系统结构的主要设计思想是模块化，那么，在系统级别的设计中不得不考虑子模块与系统其他部分的通信问题。本章要实现信号处理模块与数据采集板（母板）的通信，即实现TMS320C6748 DSP与FPGA 的通信。本设计选用已被广泛应用的EMIF （外部存储器接口）接口来实现DSP与FPGA 的通信，在FPGA 内部构建存储空间，把FPGA设计为DSP 的一个外部存储器，从而实现了DSP与FPGA 的异步并行通信。4.1 跨时域数据传输 本文实现通信的难点在于电路不同部分的时钟不一致，造成发送和接收的速度不一致。本设计的应用环境中，采集板的采样频率在百KHz 以内，DSP 与FPGA 通信中，通信接口频率在百 M 量级，这样就存在不同时钟域的数据传输问题。一般情况下，在核心运行频率不同并且数据传输速度也不同的两个系统间，系统的输入输出会出现不同步的现象，通信过程中，需要对一端采取降速处理，这就是所谓的跨时域数据传输问题[33] 。 跨时钟域通信，需要设计用何种方法来实现数据的传输，并保证数据传输的稳定可 [34]靠。

本文提出几种常见并可行的跨时域通信方案，并分析其优缺点 。 1.利用专用握手信号：所谓握手，是指通信双方在进行实际应用信息传递的时候始终夹杂着一部分控制信息的传送。握手传输的原理是：当两个通信设备完成连接建立后，发送端先将数据送到总线准备好，再产生一个一定电平形式（或码制）的标志位（或特征码），作为请求信号传递到接收时钟域的控制逻辑，接收端控制逻辑对请求信号做出回应，若收到接收端的允许发送信号，则开始发送数据；若接收端接收到发送端的数据，校验后若无错误，就会产生确认信号，表示数据已经接收，允许发送端继续发送数据。循环上述过程，直至数据全部发送完毕。采用握手信号进行跨时域数据传输，安全可靠，但由于添加了请求信号，往往传输一次数据需要几个周期，传输速度降低，数据传输环境中不能保证实时性。 2.异步 FIFO 传输：目前在跨时域数据传输的实践中，最常用同时也最有效地方法是利用异步FIFO 。所谓异步FIFO ，是指FIFO 的读写时钟不是同一个时钟，一般采用双口RAM 实现，具有独立的读写端口，可以以不同的速率同时进行读写操作。异步FIFO可以解决高速数据的跨时域传输中读写不同步的问题，几乎适用于任何场合，但是缺点是其内部控制结构复杂，硬件不易实现。

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/ruanjian/article-37840-20.html