tms320c6748_tms320c6748中文资料_tms320c6748 sata例程(11)

第四，TMS320C6748 拥有的独立DMA 通道数为64 个，并且提供对加强型直接存储器访问控制器3 （EDMA3 的支持，这为数据的高速传输提供条件。 第五，TMS320C6748 对 TI 最新的基于 eclipse 的 CCS4 和 CCS5 开发环境和SYS/BIOS 提供良好的支持。由于 TMS320C6748 的汇编指令没有新的特殊指令集，只是对C6000 系列几种DSP 内核指令集的简单继承，这也保证了代码的可移植性和可维护性。 除本文关注的高速处理能力及丰富的接口扩展能力以外，TMS320C6748 还具备极 14 第3 章 信号处理模块硬件电路设计强的音频、视频等多媒体能力，由于这些不是本论文关注的焦点，在此不赘述。 TMS320C6748 的各功能模块系统框图见图3.2[15] 。因为芯片各管脚存在复用，图中各功能单元在不同的复用情况下不同。 图3.2 TMS320C6748 芯片外设结构框图 2. TMS320C6748 CPU 结构及指令系统简介[15] C674x 的CPU 采用VelociTI 结构，VelociTI 结构是基于VLIW 的新结构，VLIW 允许单周期内执行多条指令，但必须合理地安排指令的取址、译码和执行过程，否则容易产生指令的混乱。

VelociTI 结构的改进，使该结构对指令的限制降低，取址、译码和执行更加灵活，进而使编译器的编译水平提高，得以充分利用DSP 的内部资源。 C674x 处理器的结构框图如图3.3 所示。大体上由7 部分构成CPU 内核、程序存储器管理器（Program Memory Controller ，PMC ）、数据存储器管理器（Data MemoryController, DMC ）、外部存储器管理器（External Memory Controller, EMC ）、标准存储器管理器（Unified Memory Controller, UMC ）、中断和电源管理以及IDMA Internal DMA 。 片内存储器资源包括： ①32KB L1 Program L1P /Cache up to 32KB （一级程序高速缓存） ②32KB L1 Data L1D /Cache up to 32KB （一级数据高速缓存） ③256KB Unified Mapped RAM/Cache L2 （标准二级缓存） ④Boot ROM cannot be used for application code （BOOT 只读存储器） C674x 的汇编指令较为实用、简单。

C674x 的汇编指令主要包括C62x 的基本指令；C64x 的超长指令；C67x 的浮点指令；C67x+和C64x+的附加指令。tms320c6748C674x 自身没有特殊的指令，这也保证了其代码的移植和继承性。C674x 汇编语言的每一条指令只能在一定的功能单元执行，每条 32 位指令占用一个功能单元，形成了指令和功能单元之间的 15 哈尔滨工程大学硕论文映射关系，这种映射关系可以查询。 图3.3 C674x 处理器框图[15]3.3 电源设计3.3.1 电源设计基本思想及参数 如第二章系统结构设计所述，DSP 信号处理模块的供电系统必须相对独立，可以在不连接母板时也能够独立地给 DSP 及其附属芯片供电。这就要求处理系统所需的多种不同电压都由夹层卡上的电源提供，而不依赖连接器从母板上获得。 DSP 数字系统上所需的所有电源都是直流电源，其中核心器件TMS320C6748 需要提供1.2V 内核电压，3.3V 和1.8V I/O 电压；mDDR 存储器需要供给 1.8V 的工作电压，0.9V 的参考电压VREF ；其余各模块均采用3.3V 电压供电。各种电压的供电目标以及其电流参数见表3.1[16] 。

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/ruanjian/article-37840-11.html