数字电路及系统设计第四章——组合逻辑电路

数字电路和系统设计第4章组合逻辑电路七段式显示结构，由8个LED组成示例2：设计一个四输入变量以显示英文字母OHELP。 （1)根据逻辑要求，列出了真值表的规模划分：小型集成电路SSI设备集成。例如NAND门和其他中型集成电路MSI组件集成。数据选择器，，编码器，计数器，寄存器等。集成电路LSI子系统集成； LCD控制器，按键显示扫描管理器等。集成电路VLSI系统集成；单片机，处理器（ 4. 3个中型组合电路设备4. 3. 1编码器1. 8/3线优先级编码器（7414 8）逻辑符号4. 3. 2解码：二进制）代码转换为通用信号输出应用程序：1.作为函数发生器示例：使用3/8形成F1 =A⊕B⊕CF2= ∑m（1,2,3,5,6，7) [k10集成的BCD代码/七段显示/驱动器作为数据分配器7448 4. 3. 4数据分配器应用：单向总线多路复用器由多路复用器和分配器组成的信号通过一条信号线来划分传输4. 3. 5的定义和数字比较器的功能。数值比较器：一种逻辑电路，将两个数字A和B进行比较以确定它们的大小。示例：使用4位加法器设计代码转换电路。

当控制信号X = 0时，输入8421BCD码，并输出剩余的3个码；当X = 1时，输入剩余的3个代码并输出8421BCD代码。示例：设计一个带有4位加法器的代码转换电路。当控制信号X ＝ 0时，输入8421BCD码，并输出剩余的3个码。当X = 1时，输入剩余的3个代码，并输出8421BCD代码。 4. 4组合逻辑中的竞争风险电路的输出信号和输入信号不符合逻辑关系。 2.消除竞争和风险的方法（1)增加封锁脉冲3、修改逻辑设计如果卡诺图中的产品项相邻（圆切线），则当具有不同值的信号时会有竞争相邻项发生变化（具有相同值的信号满足逻辑值）可以更改电路，并可以添加冗余项（包括切线的相邻最小项）表示的逻辑门以屏蔽影响例如：使用四位全加法器74283实现一位8421BCD码加法电路解决方案：①如果总和小于或等于9，则结果正确；②如果总和大于9。 ，结果是错误的。如果要获得正确的结果，则需要加6（01 1)进行修改③如果总和产生一个进位，则结果是错误的，也需要加6。一位BCD代码加法器调整表+0110 1000 1 0010 1 18 +0110 0111 1 0001 1 17 +0 110 0110 1 0000 1 16 +0110 0101 1 1111 0 15 +0110 0100 1 1110 0 14 +0110 0011 1 1101 0 13 +0110 0010 1 1100 0 12 +0110 0001 1 1011 0 11 +0110 0000 1 1010 0 10 +0000 1001 0 1001 0 9 +0000 1000 0 1000 0 8 +0000 0111 0 0111 0 7 +0000 0110 0 0110 0 6 +0000 0101 0 0101 0 5 +0000 0100 0 0100 0 4 +0000 0011 0 0011 0 3 +0000 0010 0 0010 0 2 +0000 0001 0 0001 0 1 +0000 0000 0 0000 0 0调整S（bcd）Cout（bcd）S（2) Cout（2) S（1 0) BCD加法器BCD加法器二进制十进制数C（S＞ 9)卡诺图1.竞赛历程竞赛的概念和原因-因为信号通过逻辑门具有传输时间延迟，同时输入电路的信号达到相同依次选择不同的路线。

危险-逻辑门由于竞争而错误地输出干扰脉冲的现象。在A信号的上升沿（0-> 1)产生正脉冲，在A信号的下降沿（1-> 0)产生负脉冲）。块信号有效，逻辑门的输出不能改变；输入信号稳定后，锁定信号无效，允许逻辑门的输出改变锁定与门的脉冲为0，而逻辑门的脉冲为0。锁或门是1（2)当所述选通脉冲的输入信号增大时，选通脉冲信号是无效的，并且所述逻辑被锁定门;之后的输入信号是稳定的，选通信号是有效的，所述逻辑门允许输出变化。选通与门的脉冲为1，选通与门的脉冲为0。需要考虑锁定信号，选通信号与输入信号之间的时序关系（3)连接到滤波电容器，并利用电容器的充电和放电效应消除了危险的狭窄脉冲“ 0”有效，与非门“ 1”有效，或门F2 = ∑m（1,2,3,5,6，7) = M0？M4 = *数据分配器：等效于具有多路输出的单刀多掷开关，一种逻辑电路，可将数据从一个数据源分时共享到多个不同的通道。数据分配器图X2 X1 X0地址输入D数据脉冲输入D = 1 X2X1X0 = 110，D = 0 X2X1X0 = 110，信号进入CT74LS139类型74LS42二进制74LS42功能表从E1进行二进制显示转换，编码人员通常需要以十进制数字显示计算结果，这需要显示。

7447十进制代码驱动程序显示BCD代码/七段显示/驱动程序输入的功能框图：一个BCD代码（A 3、 A 2、 A 1、 A 0）；三个信号均为低电平有效，控制优先级为：熄灭；点亮测试；清零；输出：七个开关段信号（Ya，Yb，Yc，Yd，Ye，Yf），以控制七个中的第七个-段显示发光二极管显示与输入的BCD码相对应的十进制数字7448：驱动共阴极显示屏（BS201A），输出高电平有效的共阴极-共端子在低电平驱动，并且段信号以高电平驱动零位熄灭控制功能8位数字显示：（4个整数，4个小数）= 0，并且当BCD码为0000时，零关闭。小数部分0熄灭，显示整数部分的最低位和小数部分的最高位，0必须为di展开，且= 1。 4. 3. 3.数据选择器从多个数据通道中选择所需的数据输出。示例：从四个数据选择器中选择一个输入数据输出数据使能控制信号D0 D1 D2 D3 WS A1 A0 1K 1 1 1K CT74LS151功能表解决方案：使用最小项代表逻辑函数公式并连接输入变量A，B， C分别连接到数据选择器的选择端子A2，A1，A0。从状态表可以看出，数据输入端子D3，D5，D6和D7连接到“ 1”，其他输入端子连接到“ 0”以实现输出Y，如图所示

示例：使用CT74LS151 8对1数据选择器来实现逻辑功能Y = AB + BC + CA。将输入变量A，B和C分别连接到数据选择器的选择端子A2，A1，A0。从状态表可以看出，数据输入端子D3，D5，D6和D7连接到“ 1”，其他输入端子连接到“ 0”以实现输出Y，如图所示。 。 CT74LS151功能表选通选择输出E A0 A2 Y 1 0 0 0 0 0 D3 D2 D1 D0 A2 0 D4 0 D5 0 D6 0 D7 0 0 0 1 0 1 ??? 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 1 CT74LS151 ABCYE D7 D6 D5 D4 D3 D2 D1 D0“ 1”降维方法：示例：使用一块4 / 1MUX实现F（U， V，W）=Σm（3,5,6，7) U VW 00 1 0 01 11 10 F 0 0 0 0输入卡诺图FUV 0 WW 1 4/1 D0 D1 D2 D3 A1 A0 Y“ 0” UV“ W”“ W”“ 1” F 0 1 0 1 1 1 1 1 1扩展：4/1→8/1分时扩展变为8/1：A2 A1 A0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 1 1 Y D0 D1 D2 D3 D4 D5 D6 D7数据输入控制信号使能端子D Y0 Y1 Y2 Y3 E A1 A0数据输出端子确定芯片是否工作确定哪个输出端子将信号发送到数据并分时共享数据。多个输出端子输出。

数据分配器功能表Y3 Y2 Y1 Y0使能控制输出E A0 A1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 D 0 0 0 ?? 0 0 D 0 0 0 0 0 D 0 0 0 0 0 0 D 1. 1位数字比较器：比较两个1位二进制数A和B。真值表输入和输出AB FA> B FAB IAB FA B3×× ××××HLL A3 = B3 A2 B1××××HLL A3 = B3 A2 = B2 A1 B0××××HLL A3 = B3 A2 = B2 A1 = B1 A0

（2)扩展集成数值比较器吗？并行扩展方法：使用7485形成16位数值比较器B3A3〜B0A0 B7A7〜B4A4 B11A11〜B8A8 B15A15〜B12A12如何将两个4位二进制数相加？ A1 A0 + B3 B2 B1 B0 =？（1)串行进位加法器-使用四个1位全加法器形成低位进位信号，并将其作为输入信号发送到相邻的高位，加任何位操作必须4. 3. 6位多位加法器（2)，高级位加法器的进位输入由一个special“进位门”将加数，加数和最低位的所有低位集成到输入中，然后提供它，换句话说，电路可以使由加数和加数直接生成的每个位的进位，无需等待低位的进位。该信号被称为“快速加法器”或“高级位加法器”。在二进制加法运算中，全加法器还可以用于其他应用，例如乘法，代码转换，8421BCD代码。解决方案：当输入为8421BCD代码时，加3（001 1)以输出其余3个代码；当输入为剩余的3个代码时，减去3并输出8421BCD代码，然后减去-3可通过加-3的补码1101来实现。使用信号X控制代码转换：当X = 0时，输入8421BCD的代码加0011并输出剩余的3代码；当X = 1时，输入剩余的3个代码加上1101，然后输出8421BCD代码。

显然，加法器A输入要转换的代码，B输入B3 = B2 = X，B1 = X，B0 = 1，C-1 = 0；或B输入B3 = B2 = X，B1 = X B0 = 1，C-1 = 0;代码转换电路* *顺序逻辑电路数字电路组合逻辑电路组合逻辑电路：电路在任何时候的输出状态仅取决于当时的输入状态，与该时间之前的电路状态无关。组合逻辑电路框图X1 Xn X2 Y2 Y1 Yn ......组合逻辑电路输入和输出4. 1组合逻辑电路分析[1)从逻辑图写输出逻辑函数表达式（2) ）简（3)列真值表（4)写出逻辑函数。已知的逻辑电路。确定逻辑函数分析步骤：示例：分析下图中的逻辑函数（1)写出逻辑表达式（ 2)列真值表Ai Bi CiSi Ci + 1 00000 00110 01010 01101 10010 10101 11001 11111加法器：承载实现二进制加法运算的电路，例如：0 0 0 0 1 1 + 1 0 1 0 1 0 1 0不考虑低位的进位一半加法器的实现应考虑低位的进位完全加法器的实现（2)列真值表Ai Bi CiSi Ci + 1 00000 00110 01010 01101 10010 10101 11001 11111（3)编写逻辑函数：1位全加器1位fu的逻辑符号ll加法器：爱比茨思茨+1 CO？ CI半加法器真值表Ai BiSi Ci + 1 0 0 0 0 011 0 101 0 110 1半加法器逻辑电路图Ai Bi ViDi Vi + 1 00000 00111 01011 01101 10010 10100 11000 11111全减法器真值表4. 2组合逻辑电路是基于逻辑功能的要求。逻辑电路设计（逻辑要求1)，并列出真值表（2)逻辑是从真值表写入的））表达式（3)简化（4)画逻辑图的设计步骤如下）如下：例1：设计一个三人表决电路，要求少数派服从多数要求：输入变量A，B，C代表三个人，“ 1”表示同意，“ 0”表示不同意；输出L “ 1”表示通过，“ 0”表示否。

（1)列逻辑状态表（2)写出逻辑表达式00 00 AB CL 00 10 01 00 01 11 10 00 10 11 11 01 11 11各种组合之间的关系是“或”关系（3) NAND门用于形成逻辑电路A BC 00 1 0 01 11 10据Cartuno称，可以简化此功能。00 00 AB CL 00 10 01 00 01 11 10 00 10 11 11 01 11 11 1 1 1 1（4)绘制逻辑图AB 00 01 11 10 CD 00 01 11 10 a 1 1 1 0 0××××××××××××AB 00 01 11 10 CD 00 01 11 10 b 1 1 1 0 0××××××××××AB×00 00 11 11 10 CD 00 01 11 10 c 1 1 0 0 0××××××××× ××AB 00 01 11 10 CD 00 01 11 10 d 0 0 1 1××××××××××××1 AB 00 01 11 10 CD 00 01 11 10 0 0 1 1××××××× ××××1 g逻辑电路图：编码：按照一定的规则排列二进制代码，使每组代码具有特定的含义。

编码器：具有编码功能的逻辑电路称为编码器。 n位二进制代码有2 n种组合，可以表示2n条信息。表达N个信息所需的二进制代码应满足2n？ Nn：二进制数字当两个或多个信号同时输入到编码电路时，该电路只能对高优先级的信号之一进行编码。也就是说，允许几个信号同时有效，但是该电路仅对高优先级的信号进行编码，而忽略其他低优先级的信号。集成8/3线路优先级编码器的端口和功能应用：集成8/3线路优先级编码器的端口扩展：执行解码功能的电路集成：2/43/8转换编码器4 / 104/163/8A2 A1 A0 E1成对使用小圆圈和反变量，表示低电平活动工作状态：E1 =“ 1” 74138 74138解码设备的真值表功能： *

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/tongxinshuyu/article-368727-1.html