CPU的主要技术参数是什么？(2)

（3）IA-64 EPIC（显式并行指令计算机）是RISC和CISC系统的继任者，引起了许多争论。仅就EPIC系统而言，它更像是英特尔的处理。从理论上讲，在相同的主机配置下，EPIC系统中设计的CPU可以比基于Unix的应用程序更好地处理Windows应用程序软件。

采用EPIC技术的英特尔服务器CPU是Itanium（开发代号为Merced）。它是64位处理器，并且是IA-64系列中的第一个。 Microsoft还开发了一个代号为Win64的操作系统，以在软件中支持它。英特尔采用X86指令集后，便转向寻求更高级的64位微处理器。英特尔这样做的原因是，他们希望摆脱庞大的x86架构，并引入充满活力的强大指令。集，因此诞生了使用EPIC指令集的IA-64体系结构。在许多方面，IA-64是对x86的重大改进。它突破了传统IA32架构的许多限制，并且在数据处理能力，系统稳定性，安全性，可用性和相当合理的意义上取得了突破性的改进。

IA-64微处理器的最大缺陷是缺乏与x86的兼容性，为了使IA-64处理器更好地运行两个朝代的软件，英特尔采用了IA-64处理器（Itanium，Itanium2 .. ....）引入了x86-to-IA-64，以便可以将x86指令转换为IA-64指令。此不是最高效的，也不是运行x86代码的最佳方法（最佳方法不是直接在x86处理器上运行x86代码），因此在运行x86应用程序时Itanium和Itanium2的性能非常差。这也已成为X86-64的根本原因。

（[4）X86-64（AMD64 / EM64T）

它由AMD设计，可以同时处理64位整数运算，并且与X86-32架构兼容。它支持64位逻辑寻址，并提供转换为32位寻址的选项。但是数据操作指令默认为32位和8位，并提供了转换为64位和16位的选项；如果是32位操作，则支持通用寄存器，有必要将结果扩展为完整的64位。这样，指令中的“直接执行”和“转换执行”之间是有区别的。指令字段是8位或32位，可以防止该字段过长。 x86-64（也称为AMD64））的产生并非毫无根据，x86处理器的32位寻址空间仅限于4GB内存，IA-64处理器与x86不兼容。AMD充分考虑了客户需求并增强了x86指令集的功能使该指令集可以同时支持64位操作模式，因此AMD将其结构称为x86-64，从技术上讲，AMD使用x86-64体系结构执行64位操作。推出了新的R8-R15通用寄存器，作为对原始X86处理器寄存器的扩展，但是这些寄存器在32位环境中并未完全使用，EAX和EBX等原始寄存器也从32位扩展到了SSE单元中增加了64位8个新寄存器，以提供对SSE2的支持，增加寄存器的数量将带来性能上的提高，同时支持32位和64位代码和寄存器。 ，x86-64架构允许处理器以以下两种模式工作：长模式（长模式）和传统模式（遗传模式）。长模式分为两个子模式（64位模式和兼容模式）。该标准已在服务器处理器中的AMD Opteron处理器中引入。

今年，还推出了支持64位的EM64T技术。在正式命名为EM64T之前，它是IA32E。这是Intel用来区分X86指令集的64位扩展技术的名称。英特尔的EM64T支持64位子模式，类似于AMD的X86-64技术，它使用64位线性平面寻址，添加了8个新的通用寄存器（GPR），并添加了8个寄存器来支持SSE指令。与AMD类似，英特尔的64位技术将与IA32和IA32E兼容，并且IA32E仅在运行64位操作系统时使用。 IA32E将包含两个子模式：64位子模式和32位子模式，它们与AMD64向后兼容。英特尔的EM64T将与AMD的X86-64技术完全兼容。现在，Nocona处理器增加了一些64位技术，英特尔的Pentium 4E处理器也支持64位技术。

应该说这两种都是与x86指令集兼容的64位微处理器体系结构，但是EM64T和AMD64之间仍然存在一些差异。 AMD64处理器中的NX位在英特尔处理器中将不可用。提供。

超管线和超标量

在解释超级管道和超标量之前，首先了解管道（管道）。该管道是英特尔在486芯片中的首次使用。该装配线的工作方式类似于工业生产中的装配线。在CPU中，一条指令处理流水线由5-6个功能不同的电路单元组成，然后将X86指令分为5-6个步骤，然后分别由这些电路单元执行，从而可以一条指令完成一条指令。 CPU时钟周期，因此提高了CPU的计算速度。经典奔腾的每个整数管线都分为四个阶段，即指令预取，解码，执行和回写结果。浮点流水线分为八个阶段。

Superscalar是通过多个内置管道同时执行多个处理器的，其本质是交换空间。超级管道是为了完善管道并增加主频率，以便可以在一个机器周期内完成一个或多个操作，其实质是用时间换取空间。例如，奔腾4的管线长达20个阶段。流水线设计的步骤（阶段）越长，完成一条指令的速度就越快，因此它可以适应工作频率更高的CPU。但是，管道过长也会带来某些副作用。具有较高主频率的CPU的实际运行速度很可能会降低。英特尔的Pentium 4就是这种情况，尽管其主频可能高达4k以上的1.，但其计算性能却远远不及AMD 1.2G Athlon甚至Pentium III。

包装表格

CPU封装是一种保护措施，它使用特定的材料固化CPU芯片或CPU模块以防止损坏。通常，必须先封装CPU，然后才能将其交付给用户。 CPU的包装方法取决于CPU的安装形式和设备集成设计。从大的分类角度来看，通常与Socket插槽一起安装的CPU打包在PGA（网格阵列）中，而在插槽x中安装的CPU都是SEC。 （单面插件箱）表格包装。现在有包装技术，例如PLGA（塑料接地栅格阵列）和OLGA（有机接地栅格阵列）。由于市场竞争日趋激烈，目前CPU封装技术的发展方向主要是节省成本。

多线程

同时多线程，称为SMT。 SMT可以复制处理器上的结构状态，从而允许同一处理器上的多个线程同时执行并共享处理器的执行资源，从而可以最大程度地实现宽发射，无序超标量处理，并改善处理器计算组件的利用减轻了由数据相关性或高速缓存未命中引起的存储器访问延迟。当没有多个线程可用时，SMT处理器几乎与传统的宽发射超标量处理器相同。 SMT最吸引人的地方是它只需要小范围地更改处理器内核的设计，并且可以在几乎不增加成本的情况下显着提高性能。多线程技术可以为高速计算核心准备更多要处理的数据，从而减少了计算核心的空闲时间。对于低端台式机系统来说，这无疑是非常有吸引力的。英特尔从3.06GHz Pentium 4开始，所有处理器都将支持SMT技术。

多核

多核，也指单芯片多处理器（Chip Multiprocessor，简称CMP）。 CMP是由美国斯坦福大学提出的。其思想是将并行处理器中的SMP（对称多处理器）集成到同一芯片中，并且每个处理器并行执行不同的进程。与CMP相比，SMT处理器结构的灵活性更加突出。但是，当半导体工艺进入0.18微米时，线路延迟超过了栅极延迟，因此需要通过划分许多更小和更好的局部基本单元结构来进行微处理器的设计。相反，由于CMP结构已被划分为多个处理器内核进行设计，因此每个内核都相对简单，这有利于优化设计，因此具有更广阔的前景。当前，IBM的Power 4芯片和Sun的MAJC5200芯片都使用CMP结构。多核处理器可以在处理器内共享缓存，以提高缓存利用率并简化多处理器系统设计的复杂性。

2005年下半年，英特尔和AMD的新处理器也将集成到CMP结构中。新的Itanium处理器开发代码为Montecito，采用双核设计，具有至少18MB的片上缓存，并采用90nm工艺制造。它的设计绝对是当今芯片行业的挑战。每个内核都具有独立的L1，L2和L3缓存，并包含大约10亿个晶体管。

SMP

SMP（对称多处理），Symmetric Multi-Processing（对称多处理）的缩写，是指计算机上处​​理器（多CPU）的集合，并且内存子系统和总线结构在每个CPU之间共享。在此技术的支持下，服务器系统可以同时运行多个处理器，并共享内存和其他主机资源。与所谓的双路Xeon一样，这是对称处理器系统中最常见的一种（Xeon MP最多可以支持四个通道，AMD Opteron可以支持1-8个通道）。也有一些16路的。但是总的来说，SMP结构化机器的可伸缩性很差，并且很难实现100个以上的多处理器。传统的通常是8到16，但这对于大多数用户来说已经足够了。它在高性能服务器和工作站级主板体系结构中最为常见，例如可以支持多达256个CPU的系统的UNIX服务器。

构建SMP系统的必要条件是：支持SMP的硬件包括主板和CPU；支持SMP的系统平台和支持SMP的应用软件。为了使SMP系统能够发挥有效的性能，操作系统必须支持SMP系统，例如WINNT，LINUX和UNIX等32位操作系统。也就是说，它可以执行多任务和多线程。多任务意味着操作系统可以使不同的CPU同时完成不同的任务。多线程意味着操作系统可以使不同的CPU并行完成同一任务。要构建SMP系统，对选定的CPU有很高的要求。首先，必须在CPU中内置APIC（高级可编程中断控制器）单元

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/shoujiruanjian/article-343378-2.html