CPU的主要技术参数是什么？

主频

主频率也称为时钟频率，单位是兆赫兹（MHz）或千兆赫兹（GHz），用于表示CPU运算和数据处理的速度。 CPU的主频率= FSB×倍频系数。许认为主频率决定了CPU的运行速度。这不仅是单方面的，而且对于服务器而言，这种理解也存在偏差。到目前为止，还没有确定的公式可以实现主频率与实际计算速度之间的数值关系。即使是两家主要的处理器制造商英特尔（Intel）和AMD，在这一点上仍然存在很大的争议。从英特尔产品的发展趋势可以看出，英特尔非常重视加强自身频率的开发。像其他处理器制造商一样，有人曾经比较过1GHz Transmeta处理器。其运行效率相当于2GHz英特尔处理器。

中央处理单元

主频率与实际运行速度之间存在一定的关系，但不是简单的线性关系。因此，CPU的主频率与CPU的实际运行能力没有直接关系。主频率代表CPU中的数字脉冲信号振荡的速度。在英特尔的处理器产品中，您还可以看到这样的示例：1 GHz Itanium芯片的性能几乎可以与2.66 GHz Xeon / Opteron一样快，或者1.5 GHz Itanium 2可以与4 GHz Xeon / Opteron一样快。 CPU的计算速度还取决于CPU的管道，总线等性能指标。

主频率与实际计算速度有关。只能说主频只是CPU性能的一个方面，而不是CPU的整体性能。 FSB FSB是CPU的参考频率，单位为MHz。 CPU的外部频率决定了整个主板的运行速度。用外行的话来说，在台式机中，超频是超级CPU的FSB（当然，在正常情况下，CPU的倍频是锁定的），我相信这是众所周知的。但是对于服务器CPU，绝对不允许超频。如前所述，CPU确定主板的运行速度。两者同步运行。如果服务器CPU超频并且更改了外部频率，则会发生异步操作。 （许多台式机主板支持异步操作）这将导致整个服务器系统不稳定。

在当前的大多数计算机系统中，FSB和主板前端总线的速度不同，并且容易混淆FSB和前端总线（FSB）的频率。以下FSB简介将讨论两者之间的区别。前端总线（FSB）频率前端总线（FSB）频率（即总线频率）直接影响CPU与内存之间直接数据交换的速度。可以计算出一个公式，即数据带宽=（总线频率×数据位宽度）/ 8，最大数据传输带宽取决于所有同时传输的数据的宽度和传输频率。例如，当前的64位Xeon Nocona具有800MHz的前端总线。根据公式，其最大数据传输带宽为6.4GB / sec。

中央处理单元

FSB和前端总线（FSB）的频率之间的差异：前端总线的速度是指数据传输的速度，而FSB是CPU和主板同步运行的速度。换句话说，100MHz FSB特别是指每秒振荡1亿次的数字脉冲信号。 100MHz前端总线是指CPU每秒可以接受的数据量为100MHz×64bit÷8bit / Byte = 800MB / s。

实际上，“ HyperTransport”体系结构的出现改变了实际的前端总线（FSB）频率。 IA-32架构必须具有三个重要组件：内存控制器中枢（MCH），I / O控制器中枢和PCI集线器，例如英特尔的典型芯片组英特尔7501、英特尔7505芯片组，它是双至强处理器。它们所包含的MCH提供了前端侧总线，CPU的频率为533MHz。使用DDR内存，前端总线带宽可以达到4.3GB /秒。但是随着处理器性能的不断提高，这也给系统架构带来了许多问题。 “ HyperTransport”体系结构不仅可以解决问题，而且可以更有效地改善总线带宽。例如，AMD Opteron处理器，灵活的HyperTransport I / O总线体系结构允许它集成内存控制器，从而使处理器不会通过系统总线。直接与芯片组的内存交换数据。在这种情况下，AMD Opteron处理器中的前端总线（FSB）频率不知道从哪里开始。 CPU位和字长

中央处理单元

位：二进制用于数字电路和计算机技术。该代码仅具有“ 0”和“ 1”，并且在CPU中是“ 0”还是“ 1”是一个“位”。

字长：在计算机技术中，CPU在单位时间内（同时）可以处理的二进制数的位数称为字长。

因此，可以处理8位数据的CPU通常称为8位CPU。同样，一个32位CPU可以处理每单位时间字长为32位的二进制数据。字节长度与字长之间的区别：由于常用的英文字符可以用8位二进制表示，因此8位通常称为字节。字长的长度不是固定的，并且对于不同的CPU，字长的长度也不同。一个8位CPU一次只能处理一个字节，而一个32位CPU一次只能处理4个字节。同样，一个64位CPU一次可以处理8个字节。

倍增因子

倍增系数是指CPU频率与外部频率之间的相对比例关系。在相同的FSB下，乘数越高，CPU频率越高。但是实际上，在相同FSB的前提下，高倍增CPU本身并不重要。这是因为CPU与系统之间的数据传输速度受到限制。盲目追求高频并获得高倍频的CPU将具有明显的“瓶颈”效应-从系统获取数据的CPU的极限速度无法满足CPU的运行速度。通常，除了英特尔CPU的工程样本版本外，乘法器都是锁定的。它们中的少数（例如Inter Core 2核心奔腾双核E6500K和某些极限版本的CPU）不会锁定乘法器。 AMD之前没有锁定倍增器，现在AMD已启动它。黑盒版本的CPU（即非锁定倍频器版本，用户可以自由调节倍频器，并且调节倍频器的超频方法比调节外部频率要稳定得多。

缓存

缓存大小也是CPU的重要指标之一，缓存的结构和大小对CPU速度有很大影响。 CPU中高速缓存的运行频率非常高。通常，它以与处理器相同的频率运行，并且工作效率远远高于系统内存和硬盘。在实际工作中，CPU经常需要重复读取相同的数据块，高速缓存容量的增加可以大大提高CPU读取数据的命中率，而不是在内存或硬盘中进行搜索，从而改善了系统表现。但是，由于CPU芯片面积和成本考虑，高速缓存非常小。 L1Cache（第一级缓存）是CPU缓存的第一级，分为数据缓存和指令缓存。内置的L1缓存的容量和结构对CPU的性能影响更大，但是缓存由静态RAM组成，结构更加复杂。当CPU的管芯面积不能太大时，L1高速缓存的容量就不会太大。通用服务器CPU的L1缓存的容量通常为32-256KB。

L2Cache（二级缓存）是CPU的二级缓存，分为内部和外部芯片。芯片的内部辅助高速缓存以与主频率相同的速度运行，而外部辅助高速缓存仅是主频率的一半。 L2缓存容量也会影响CPU的性能。原理是越大越好，过去最大的家用CPU容量为512KB，现在在笔记本电脑中可以达到2M，而服务器和工作站上CPU的L2缓存更高。可以达到8M以上。

L3Cache（三级缓存）分为两种类型，早期的是外部的，而当前的是内置的。它的实际效果是L3高速缓存的应用可以进一步减少内存延迟，同时在处理大量数据时提高处理器的性能。减少内存等待时间并提高大量数据的计算能力对游戏非常有帮助。在服务器字段中添加L3高速缓存仍然在性能上有重大改进。例如，具有较大L3缓存的配置可以更有效地利用物理内存，因此其较慢的磁盘I / O子系统可以处理更多的数据请求。具有更大三级缓存的处理器可提供更有效的文件系统缓存行为，并缩短消息和处理器队列的长度。

事实上，最早的L3缓存应用于AMD发布的K6-III处理器。那时，L3缓存受制造过程的限制，没有集成到芯片中，而是集成在主板上。 L3高速缓存只能与系统总线频率同步，与主存储器没有太大区别。 L3缓存后来被Intel的Itanium处理器用于服务器市场。然后是P4EE和Xeon MP。英特尔还计划在将来推出具有9MB L3缓存的Itanium2处理器和具有24MB L3缓存的双核Itanium2处理器。但是基本上，L3缓存对于处理器的性能不是很重要。例如，具有1MB L3缓存的Xeon MP处理器仍然不是Opteron的对手。可以看出，前端总线的增加比高速缓存的增加更有效。性能提升。

CPU扩展指令集

CPU依赖于来自计算和控制系统的指令。每个CPU都设计有一系列与其硬件电路相匹配的指令系统。指令的强度也是CPU的重要指标，指令集是提高微处理器效率的最有效工具之一。从当前的主流体系结构来看，指令集可以分为两部分：复杂的指令集和简化的指令集（有四种类型的指令集）。在特定应用方面，例如英特尔的MMX（多媒体扩展，即AMD的全名，英特尔没有解释其词源），SSE，SSE2（流单指令多数据扩展2），SSE）3、SSE4系列和AMD的3DNow！CPU的多媒体，图形，图像和Internet处理功能，CPU的扩展指令集通常称为“ CPU指令集”。以前，MMX包含57条命令； SSE包含50条命令； SSE2包含144条命令； SSE3包含13条命令；目前，SSE4也是最先进的指令集； Intel Core系列处理器已经支持SSE4指令集。未来的核心处理器增加了对SSE4指令集的支持，Transmeta处理器也将支持此指令集。

CPU内核和I / O工作电压

从586CPU开始，CPU的工作电压分为两种：核心电压和I / O电压。通常，CPU的核心电压小于或等于I / O电压。核心电压取决于CPU的生产过程。通常，生产过程越小，核心工作电压越低； I / O电压一般为1.6〜5V。低压可以解决功耗过大和发热过多的问题。制造过程制造过程中的微米是指IC中电路之间的距离。制造过程的趋势是向更高的密度发展。 IC电路设计的密度越高，意味着在相同尺寸的IC中，您可以拥有更高密度，更复杂的电路设计。现在主要的是180nm，130nm，90nm，65nm，45nm。最近，国际米兰已经拥有32纳米Core i3 / i5系列。

AMD表示，其产品将直接跳过32nm工艺（某些32nm产品于2010年第三季度生产，例如Orochi，Llano），而28nm产品将在2011年初中期发布（名称尚不确定）

命令集

（[1）CISC指令集

CISC指令集，也称为复杂指令集，英文名称为CISC（复杂指令集计算机的缩写）。在CISC微处理器中，程序的指令按顺序串行执行，并且每个指令中的操作按顺序串行执行。顺序执行的优点是控制简单，但是计算机各部分的利用率不高，执行速度慢。实际上，它是Intel生产的x86系列（即IA-32架构）CPU及其兼容的CPU，例如AMD和VIA。甚至新的X86-64（也称为AMD64））都属于CISC。

要了解什么是指令集，请从当今的X86架构CPU开始。 X86指令集是由Intel专门为其第一个16位CPU（i8086)）开发的。IBM在1981年推出的全球第一台PC中的CPU-i8088（i8086简化版）也使用X86指令。在浮点数据处理能力方面，增加了X87芯片，并且将X86指令集和X87指令集统称为X86指令集，尽管随着CPU技术的不断发展，英特尔已经不断开发出更新的i8038 [6、i80486直到过去的PII Xeon，PIII Xeon，Pentium 3，Pentium 4系列，最后到今天的Core 2系列Xeon（不包括Xeon Nocona），但为了确保计算机可以继续运行在其中开发的各种应用程序过去该程序保护并继承了丰富的软件资源，因此Intel生产的所有CPU继续使用X86指令集，因此它的CPU仍属于X86系列。因为Intel X86系列及其兼容的CPU（例如AMD Athlon MP）正在使用X86指令集，它形成了当今庞大的X86系列和兼容CPU阵容。目前，x86CPU主要包括Intel服务器CPU和AMD服务器CPU。

（[2） RISC指令集

RISC是英文“ Reduced Instruction Set Computing”的缩写，在中文中意为“精简指令集”。它是基于CISC指令系统开发的。有人对CISC机器进行了测试，结果表明各种指令的使用频率有很大不同。最常用的是一些相对简单的指令，仅占指令总数的20％。但是程序中的频率占80％。复杂的指令系统将不可避免地增加微处理器的复杂性，从而延长了处理器的开发时间和成本。另外，复杂的指令需要复杂的操作，这势必会降低计算机的速度。基于上述原因，RISC CPU诞生于1980年代。与CISC CPU相比，RISC CPU不仅简化了指令系统，而且采用了所谓的“超标量和超流水线结构”，大大提高了并行处理能力。 。 RISC指令集是高性能CPU的发展方向。它与传统的CISC（复杂指令集）相反。相反，与复杂的指令集相比，RISC具有统一的指令格式，更少的类型和更少的寻址方法。当然，处理速度大大提高了。目前，该指令系统的CPU普遍用于中高端服务器，尤其是高端服务器均使用RISC指令系统的CPU。 RISC指令系统更适合高端服务器的UNIX操作系统，现在Linux也属于类似于UNIX的操作系统。 RISC CPU在软件和硬件上与Intel和AMD CPU不兼容。当前，在中高端服务器中使用RISC指令的CPU主要包括以下类别：PowerPC处理器，SPARC处理器，PA-RISC处理器，MIPS处理器和Alpha处理器。

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/shoujiruanjian/article-343378-1.html