tms320音频用_tms320c6657_tms320c6678(3)

（2） FPGA

FPGA通过EDMA与DSP进行高速的数据交换，上位机通过JTAG接口向FPGA加载程序和调整相应的参数设置。其中，DSP与FPGA的数据传输原理图如图6所示。

图6 DSP与FPGA之间数据传输设计原理图

（3） NAND Flash

上位机通过Blackhawk XDS560v2负责将LPI雷达信号的检测算法加载到64 MB NAND Flash中，DSP的基本配置程序同样需要加载到NAND Flash中[7]。

（4） DDR3

该信号处理板采用外接512M×4片DDR3的形式来满足数据缓存的需求，经过实际信号环境的测试，验证了这种设计的合理性。

（5） Ethernet接口

信号处理板以服务器的方式工作在整个系统环境中，通过动态IP设置和端口绑定等技术手段实现了多服务器同时访问的协同处理机制。

结语

在系统的调试过程中选取了Xilinx公司的集成软件环境（IntegratedSoftwareEnvironment，ISE）（V14.7）进行FPGA程序的编写、调试和验证，并利用ChipScope工具对实际数据进行输入/输出采样，通过对数据准确性和完整性的统计分析，进一步验证了ADC数据解析算法和低截获信号通道分配机制的可行性。

参考文献

[1] 吴灏,肖吉阳,范红旗，等.TMS320C6678多核DSP的核间通信方法[J]. 嵌入式技术,2012,38(9):1113.

[2] Texas Instrument.TMS320C6678 Data Manual，2012.

[3] Texas Instrument.Multicore Design Overview[EB/OL]. [201409].

[4] Xilinx.Virtex6 FPGA memory intece solutions user guide[EB/OL]. [201409].

[5] 刘文章,刘七华,谢川林,等.基于TMS320C6678的多核DSP上电加载技术[J].现代电子技术,2013,36(18):111114.

[6] 李吉民,王建涛,肖卫华,等. 基于多核DSP的SDIF雷达信号分选算法实现[J].电子设计工程,2013,21(13):181183.

[7] 沈发江.基于RapidIO总线的多DSP信号处理平台设计[J].自动化应用,2013(4):2325.

3_2015081716510711MML

3_2015081716510711MML

3_2015081716510711MML

3_2015081716510711MML

3_2015081716510711MML

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/ruanjian/article-32693-3.html