tms320音频用_tms320c6657_tms320c6678

随着雷达信号呈现出“微少、微弱、微量”的变化趋势，传统的信号处理策略和分析平台俨然已经不能满足现代雷达信号处理的要求，这不仅促使雷达信号处理领域的科研工作者们加快新方法和新技术的研发，而且也加速了电子器件向高性能、低功耗和高可靠性等方向发展。

随着嵌入式技术的迅猛发展，特别是伴随着DSP和FPGA的量产化，使得硬件处理平台对雷达信号处理能力的束缚变得越来越小，面对复杂度较高的算法，高性能的DSP也可表现出比较满意的实时处理结果，为雷达信号处理提供了一个广阔的开发平台。tms320c6678

1 新型LPI雷达信号处理流程设计

LPI雷达信号检测硬件处理平台工作流程如图1所示。

图1 LPI雷达信号检测硬件处理平台工作流程

LPI雷达信号硬件处理平台工作如图2所示。

图2 硬件处理平台工作

工作概要过程如下:

① 启动。系统每次启动时，由上位机操控软件向DSP以发送数据包的形式通过网络接口加载常规目标库，DSP完成对数据包的解析和释放，同时将带有不同标识位的参数分别加载到相应的子系统中，当系统完成自检和初始化后随即进入到等待工作状态。

② FPGA信号处理过程。FPGA负责接收ADC的连续数据流，经过参数测量和信号稀释后将信号分为三类：低截获主要待分选信号、常规体制雷达信号和剩余信号。利用系统启动时加载的参数，将三类信号分别送入到各自对应的通道FIFO中，当FIFO状态标识位置“1”（初始化时置“0”，置“1”时表示FIFO已满）时，向DSP的EDMA发送搬移数据请求，DSP中的EDMA会按照协议地址去共享内存中寻找数据，当数据搬移结束后将FIFO状态标识位置“0”。

③ DSP信号处理过程。EDMA将数据搬移到DSP内存后，DSP开始对数据流进行解析，然后对解析后的数据进行检测的相关操作。在DSP中对每一帧数据流的多个通道采用并行多任务的处理机制，可以保证多个通道内的信号同时被执行检测操作，确保了处理的实时性。

④ 数据显示和存储。DSP将检测的结果发送给数据融合处理子系统，以便对结果进行后续加工处理，生成上报结果。最终的结果通过网络接口发送给上位机的显示界面进行显示，并在上位机中对结果进行存储。

2 电路设计要求

为了提高对LPI雷达“微少、微弱、微量”信号的处理能力，本节在设计电路之初着重从核心处理芯片选型、数据传输方式设计、并行多任务处理架构搭建和算法处理逻辑性论证4个方面入手，对潜在制约系统处理能力的因素进行了分析。

（1） 核心处理芯片选型

处理器能力的提升对提高整个系统的运算能力有着最直接、最有效的影响力，所以在FPGA和DSP的选型上应该以满足系统实际处理能力需求为目的，不能一味追求处理器性能指标，造成能源和资源的浪费。

（2） 数据传输方式设计

该系统硬件电路在数据传输的过程中主要涉及到两类数据之间的交换：一类是FPGA与DSP之间的数据交换，属于片间数据交互类；另一类是DSP的8个核之间的数据交换，属于片内数据共享。片间数据交互采取芯片自带的通信接口，利用线型结构相连；片内数据通过共享数据总线或共享内存的方式，并称为紧耦合式并行系统[1]。

（3） 并行多任务处理架构

考虑到在处理过程中DSP会完成多个通道内的LPI雷达信号检测和结果的信息融合，若采用串行处理方式，则只能在一个时间范围内处理一个通道内的信息流，这样，其他通道的信息流就处于等待状态，会造成FIFO溢出或信息流的丢失，对后续信息融合也带来了不小的困难。

（4） 算法处理逻辑

在算法处理逻辑性论证过程中考虑到了并不是每一次数据请求都会检测到LPI信号，所以在检测结束后设置了状态标识位，只有状态标识位更新状态后才能进行后续的结果信息融合工作，否则直接处理下一批次的任务请求。

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/ruanjian/article-32693-1.html