龙芯 3c_龙芯和arm_龙芯 骗局(3)

不记得经历了多少加班加点，龙芯3A1000于2008年底交付流片。只记得流片前的几个月每天晚上十点开例会安排工作。晚上十点例会是非常高效的一种工作方法，会后大家把有关设计在EDA服务器上跑起来再回家，第二天早上上班时刚好跑出结果来；如果是早上上班后开始在EDA服务器上跑，基本上大半天就在等待服务器运行出结果中度过。在此后龙芯CPU问题的攻关中，一直沿袭了晚上例会安排工作的方法。

2009年5月20日龙芯3A1000晶圆生产下线，9月28日样片回来，成功启动操作系统，主频800MHz-1GHz。这是龙芯CPU第一次启动多核操作系统，免不了调一通。印象最深刻的是10月2日晚上熬了个通宵，一起的有王剑等人，刚开始是挨个核跑单核操作系统，把每个核都跑一遍，再把多核操作系统搞稳定，一直到第二天早上才弄完。

中国科学技术大学的陈国良院士曾经在2007年用三百多颗龙芯2F搭建了峰性能达到1TetaFLOPS的高性能 计算机KD50。在龙芯3A1000出来以后又用80颗龙芯3A1000搭建了KD60高性能计算机。在KD60运行LINPACK过程中，总是出现偶发性错误。这个错误如果单个芯片跑一个月也碰不上一次，只有像KD60这样80多片一起跑才会一天碰到一次。有三个多月的时间，我们一直进行各种尝试，试图定位该错误并明确其机理。现在只记得2010年春节的大年三十晚上还在跟当时负责软件的高翔商量进行各种尝试，缩小搜索范围。一直到春节后才定位了这个错误，错误的原因是当访问Cache失效，从内存回填（Refill）数据时，同时回填一级和二级Cache，通常为了提高性能，这是应该的。但在某种极端情况下出现了错误，即二级Cache的回填由于二级Cache忙需要等待，而处理器核得到一级Cache回填数据后继续运行，该数据被修改后再从一级Cache中替换出来写回二级Cache，替换回来的新数据写到二级Cache后，从内存回来的老数据再回填二级Cache把新数据冲掉了，从而引起错误。这个问题以及其它的小问题导致龙芯3A1000进行了第一次改版并于2010年5月中旬流片，10月底第一次改版流片成功，然后开始了小批量生产。

龙芯3A1000在2012年又进行了第二次改版。第二次改版主要是双路直连时在特定访问序列下导致两片间的互连网络死锁。大致机理是HT协议的虚通道只有三个，分别是POST、NONPOST、RESPONSE，而龙芯的片上 网络协议AXI有五个实通道，分别是读请求、写请求、写数据、读响应、写响应。于是在通过HT传输Cache一致性协议时，就将写请求与写数据合并一个通道，读响应与写响应合并一个通道传输。Cache一致性协议要求写响应不能被堵，而读响应通道发出的二级Cache给一级Cache的一致性请求有时会因为一级Cache处理不过来而被堵住，这时就会顺带堵死写响应通道，导致死锁。当时解决的办法是在HT原有三个虚通道的基础上增加了第四个虚通道并且允许写命令与写数据之间插入写响应包。3A1000的第二次改版还解决了HT互连时一个异步握手的问题。3A1000的第二次改版于2012年2月下旬流片，2012年8月中旬流片成功。至此龙芯3A1000就很稳定了,至今还是龙芯销售的一款重要芯片，尤其是在工控领域。

现在回头看，龙芯3A1000的研制是成功的。3A1000是我国第一个四核CPU芯片。在3A1000的研制过程中，我们掌握了多核CPU的片内互连及Cache一致性技术，以及片间多路互连技术。直到今日，龙芯仍然是唯一能支持多路服务器的自主CPU。在最近国外CPU企业对中国企业的CPU技术授权中，支持多路服务器的技术受美国限制还是不能给中国的。龙芯3A1000的处理器核沿袭了龙芯2E和龙芯2F的处理器核结构，虽然在MIPS64兼容性方面有较大改进，性能只进行了局部优化。龙芯3A1000处理器核的性能略高于Pentium III的水平，在2006年龙芯2E刚出来时这个性能还说得过去。龙芯3A1000仍沿用该处理器核有点慢了，但在应用比较固定的很多领域还能用，按理说龙芯的下一款CPU应该致力于处理器核的性能优化，大幅度提 高通用处理性能，但在学院派的思想主导下，随后的龙芯3B走了弯路，使龙芯遭受了挫折。

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/jisuanjixue/article-37557-3.html