tms320c54x总线结构_tms320c54xcpu_tms320c54x(3)

2.3.4 乘累加器单元 TMS320C54x CPU的乘累加器单元能够在一个周期内完成一次17*17 bit的乘法和一次40位的加法。乘法器和ALU并行工作可在一个单指令周期内完成一次乘累加 MAC 运算。该单元能够快速高效地完成如卷积、相关和滤波等运算。乘法器/加法器单元由17×17 bit的硬件乘法器、40位专用加法器、符号位控制逻辑、小数控制逻辑、0检测器、溢出/饱和逻辑和16位的暂存器 T 等部分组成，可支持有/无符号的整数、小数乘法运算，并可对结果进行舍入处理。tms320c54x 乘累加器单元的一个输入操作数来自T寄存器、数据存储器或累加器A 31～16位 ；另一个则来自于程序存储器、数据存储器、累加器A 31～16位 或立即数。乘法器的输出加到加法器的输入端，累加器A或B则是加法器的另一个输入端，最后结果送往目的累加器A或B。 2.3.5 比较选择存储单元 通信领域常常用到维持比 Viterbi 算法，该算法需要完成大量的加法/比较/选择 ACS 运算。CSSU单元支持各种Viterbi算法，其中加法由ALU单元完成，只要将ST1中的C16置1，所有的双字指令都会变成双16位算术运算指令，这样ALU就可以在一个机器周期内完成两个16位数的加/减法运算，其结果分别存放在累加器的高16位和低16位中。

CSSU可以最大限度地完成累加器高字与低字的比较操作，即选择累加器中较大的字，并存储在数据存储器中，且不改变状态寄存器ST0中的测试/控制位TC字段和状态转移寄存器TRN的值。CSSU利用优化的片内硬件加速Viterbi的蝶形运算。 2.3.6 指数编码器 指数编码器是一个专用硬件，它支持单周期指令EXP。它可以求出累加器中的指数值，并以二进制补码形式存放于T中。用EXP和NORM指令可以对累加器中的内容归一化，完成定点数和浮点数之间的转换。 2.3.7 CPU状态控制寄存器 1．状态寄存器 ST0和ST1 使用置位指令SSBX和复位指令RSBX可以单独设置和清除状态寄存器的各位。例如： SSBX SXM ；符号扩展SXM 1 RSBX SXM ；禁止符号扩展SXM 0 APR、DP和ASM字段可以通过LD指令装载一个短立即数，ASM和DP也可以通过LD指令由数据存储器装载。 ST0的结构如图2-5所示，含义见表2-3。 图2-5 ST0寄存器结构 表2-3 ST0 寄 存 器 图2-6 ST1寄存器结构 表2-4 ST1寄 存 器 2．处理器工作方式状态寄存器 PMST PMST可由存储器映像寄存器指令装载，如STM。图2-7是PMST寄存器的。PMST各位的含义列于表2-5中。 图2-7 PMST寄存器结构 表2-5 PMST寄存器 2.3.8 寻址单元 TMS320C54x有两个地址发生器：

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/ruanjian/article-25629-3.html