tms320c54x总线结构_tms320c54xcpu_tms320c54x(2)

其控制CLKOUT引脚的输出，省功耗。 7 在片仿真接口、片上的JTAG接口符合IEEE1149.1边界扫描逻辑接口标准，可与主机连接，用于芯片的仿真和测试。 2.2 TMS320C54x的总线结构 TMS320C54x DSP片内由8组16 bit总线 1组程序总线、3组数据线和4组地址总线 构成。程序总线 PB 传送从程序存储器装载的指令代码和立即数。这些总线的功能分别是：3组数据总线 CB、DB和EB 负责将片内的各种元器件相互连接，例如CPU、数据地址产生逻辑、程序地址产生逻辑、片内外设和数据存储器等。 TMS320C54x能利用两个辅助寄存器算术单元 ARAU0和ARAU1 在同一个周期内生成两个数据存储器地址。 PB能加载保存于程序空间的操作数 例如，系数表 ，并将操作数传送到乘法器和加法器中进行乘累加操作，或利用数据移动指令 MVPD和READA 把程序空间的数据传送到数据空间。tms320c54x TMS320C54x还有一组双向的片内总线用于访问片内外设，这组总线轮流使用DB和EB与CPU连接。访问者使用这组总线进行读/写操作需要两个或更多的周期，具体所需周期数取决于片内外设的结构。表格2-2总结了各种不同类型的总线访问。

表2-2 总线访问类型 2.3 TMS320C54x的CPU结构 CPU是DSP芯片中的核心部分，是用来实现数字信号处理运算和高速控制功能的部件。CPU内的硬件构成决定了其指令系统的性能。TMS320C54x的CPU包括： ● 40位算术逻辑单元 ALU ； ● 两个40位的累加器A、B； ● 桶型移位寄存器 Barrel Shifter ； ● 乘法器/加法器单元 Multiplier/Adder ； ● 比较、选择和存储单元 CSSU ； ● 指数编码器 EXP Encoder ； ● CPU状态和控制寄存器 ST0、ST1和PMST ； ● 寻址单元 Addressing Unit 。 2.3.1 算术逻辑运算单元 使用算术逻辑单元 ALU 和两个累加器 A、B 能够完成二进制的补码运算，同时，ALU还能够完成布尔运算。算术逻辑单元的输入操作数可以来自： ● 16位的立即数； ● 数据存储器中的16位字； ● 暂存器T中的16位字； ● 数据存储器中读出的2个16位字； ● 累加器A或B中的40位数； ● 移位寄存器的输出。 2.3.2 累加器 累加器A和B可作为ALU和乘法器/加法器单元的目的寄存器，累加器也能输出数据到ALU或乘法器/加法器中。

累加器可分为三部分：保护位、高位字和低位字。累加器A和B的如图2-3和图2-4所示。 图2-3 累加器A 图2-4 累加器B 保护位用于保存计算时产生的多余高位，防止在迭代运算中产生溢出，例如自相关运算。 AG、AH、AL、BG、BH和BL都是存储器映像寄存器 在存储空间中占有地址 ，由特定的指令将其内容放到16位数据存储器中，并从数据存储器中读出或写入32位累加器值。 2.3.3 桶形移位器 桶形移位器能把输入的数据进行0～31位的左移和0～15位的右移。40位桶形移位器的输入来自数据总线DB的16位输入数据、DB和CB的32位输入数据及任意一个40位累加器，并输出到ALU，经过MSW/LSW 最高有效字/最低有效字 写选择单元至EB总线。它所移的位数就是指令中的移位数。移位数都是用二进制补码表示，正值表示左移，负值表示右移。移位数可由立即数、状态寄存器ST1中的累加器移位方式 ASM 字段和被指定为移位数值寄存器的暂存器T来决定。 桶形移位器可以执行以下定标操作： ● 在执行ALU操作前预定好一个数据存储器操作数或累加器内容； ● 对累加器的值进行算术或逻辑移位； ● 归一化累加器； ● 在保存累加器到数据存储器之前定标累加器。

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/ruanjian/article-25629-2.html