高性能多核处理器申威1600.pdf(3)

小米5c搭载的澎湃s1芯片拥有高能效八核arm cortex-a53处理器：大核为主频2.2ghz四核arm cortex-a53架构，小核为1.4ghz四核arm cortex-a53架构，big.little架构设计让小米5c在功耗与性能上保持了完美的平衡。在芯片方面，乐视x60s则采用高通骁龙600芯片方案，配备了4核1.7ghz处理器，内存同样为2gb,28nm芯片制造工艺可有效降低功耗，。在芯片方面，乐视x60s则采用高通骁龙600芯片方案，配备了4核1.7ghz处理器，内存同样为2gb,28nm芯片制造工艺可有效降低功耗。

2 理系统、桌面环境、文本编辑工具、字处理软件、图形浏览软件、浏览器等一系列程序。 申威1600 处 理器已经在国产服务器、安全桌面计算机以及其他产品中实现应用。安装于国家超级计算济南中心 的 “神威蓝光” 超级计算机系统共使用 8704 片申威 1600 处理器, 峰值性能达到 1。07 PFlops, 系统 功耗仅 1。074 MW。 经测试, 该系统的持续性能为0。796 PFlops, Linpack 效率为74。4%, 性能功耗比为 741 MFlops/W。 “神威蓝光” 超级计算机在 2011 年 10 月27日公布的中国高性能计算机TOP100 排 行榜中位列第二, 在 2011 年 11 月公布的世界高性能计算机TOP500 排行榜, 列第十四, 这也是国内 第一台完全采用国产高性能处理器实现的千万亿次计算机系统。结束语申威1600 处理器采用多核、短向量加速计算、SoC 集成等技术, 采用定制与逻辑综合结合的物理 实现方法, 实现高性能与低功耗的结合, 并在高性能计算领域实现应用。由此可见, 虽然国产高性能处 理器起步较晚, 生产工艺较低, 但通过架构设计、性能设计和功耗设计, 完全有可能在某些应用领域实 现有效应用。

但与国际主流高性能处理器相比, 申威1600 在核心性能上仍存在不少差距, 需要进一步 改进与提高。 未来将从核心架构、芯片结构和物理实现等3 个方面来进一步提高 “申威” 处理器的性 能和能效比。 参考文献 1 Huang Y Q, Zhu Y, Ju P J, et al。 Functional verification of “Shenwei-1” high performance microprocessor。 J Softw,2009, 20: 1077–1086 [黄永勤, 朱英, 巨鹏锦, 等。 “ 申威-1 号” 高性能微处理器的功能验证。软件学报, 2009, 20:1077–1086] 2 Hu W W, Tang Z M。 Architecture of the Godson-1 processor。 Chin J Comput, 2003, 26: 385–396 [胡伟武, 唐志敏。龙芯 1 号处理器结构设计。 计算机学报, 2003, 26: 385–396] 3 Cheng X, Wang X Y, Lu J L, et al。

Research progress of UniCore CPUs and PKUnity SoCs。 J Comput Sci Technol,2010, 25: 200–213 [程旭, 王萧音, 陆俊林, 等。 北大众志CPU 及系统芯片的研究进展与展望。 计算机科学与技术学报, 2010, 25: 200–213] 4 David P, John H。 Computer Architecture: a Quantitative Approach。 4th ed。 San Francisco: Morgan KaufmannPublishers, 2006 5 Zhang C X, Wang Z Y, Zhang C Y, et al。 Computer Architecture。 3rd ed。 Beijing: High Education Press, 2006 [张晨曦, 王志英, 张春元, 等。 计算机系统结构。 第三版。 北京: 高等教育出版社, 2006] 6 Shen J P, Lipasti M H。

Modern Processor Design: Fundamentals of Superscalar Processors。 New York: McGraw-HillCompanies, 2003胡向东等 高性能多核处理器申威 7 Olukotun K, Olukotun O A, Hammond L, et al。 Chip Multiprocessor Architecture: Techniques to Improve Throughputand Latency。 San Francisco: Morgan Kaufmann Publishers, 2007 8 Weaver D L。 OpenSPARCTM Internals: OpenSPARC T1/T2 CMT Throughput Computing。 Redwood Shores: SunMicrosystems Inc。, 2008 9 Ronen R, Mendelson A, Lai K, et al。 Coming challenges in microarchitecture and architecture。

P IEEE, 2001, 89:325–340 10 Kessler R E。 The alpha 21264 microprocessor。 IEEE Micro, 1999, 19: 24–36 11 Yeager K C。 The MIPS R10000 superscalar microprocessor。 IEEE Micro, 1996, 16: 28–41 12 Keltcher C N, McGrath K J, Ahmed A, et al。 The AMD Opteron processor for multiprocessor servers。 IEEE Micro,2003, 23: 66–76 13 Kumar A。 The HP PA-8000 RISC CPU。 IEEE Micro, 1997, 17: 27–32 14 Le H Q, Starke W J, Fields J S, et al。 IBM POWER6 Microarchitecture。 IBM J Res Dev, 2007, 51: 639–662 15 Huck J, Morris D, Ross J, et al。

Introducing the IA-64 architecture。 IEEE Micro, 2000, 20: 12–23 16 Kongetira P, Aingaran K, Olukotun K。 Niagara: a 32-way multithreaded sparc processor。 IEEE Micro, 2005, 25: 21–29 17 Aono F, Kimura M。 The AzusA 16-way itanium server。 IEEE Micro, 2000, 20: 54–60 18 He W N。 CMOS VLSI Design: A Circuits and Systems Perspective。 3rd ed。 Boston: Addison-Wesley, 2006 19 Marculescu R, Ogras U Y, Peh L S, et al。 Outstanding research problems in NoC design: system, microarchitecture,and circuit perspectives。 IEEE Trans Comput-Aid Des Integr Circ Syst, 2009, 28: 3–21HU XiangDong , YANG JianXin & ZHU Ying

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/jisuanjixue/article-110346-3.html