spice仿真 论坛_spice和multisim_spice gpu

速度、精度和易用性都是设计者使用仿真时的关键需求，他们要用仿真将自己的模拟、RF和混合信号设备推向市场。spice仿真 论坛广受尊重的Spice仍是模拟仿真工具的选择，而EDA供应商正在通过创新技术改进自己工具的速度与精度，如使它们适合于多核处理器或多CPU系统的运行。其它公司则正在重新编写Spice算法，以加快仿真速度。spice仿真 论坛当然也有一些公司关注自顶向下的设计。

但当设计者为越来越多的产品增加RF/无线通信功能时，Spice只是仿真场景中的一部分。随着工艺尺度的缩小、数字电路速度的增加以及高速串行I/O端口的增多，不提供RF/无线功能的产品也正在具备RF性能。此外，在很多情况下，随着频率的上升以及设计者在越来越小的空间中塞入更，芯片与电路板的设计也不能独善其身;必须对芯片、芯片封装和电路板采取协同设计和仿真。

How-Siang Yap是Agilent技术公司EEsof部EDA产品营销组成员，他概述了可以成为一种有效的协同仿真方案的跨域仿真技术(cross-domain-simulation)。首先他表示，需要数值域工具，如The MathWorks公司的Matlab，或Agilent公司的Ptolomy，以及C++、System-C和标准的HDL(硬件描述语言)。另外还需要频域的交流仿真工具，它可以用S参数并实现谐波平衡技术。Yap补充说，对于时域，需要Spice工具。他的建议是，在设计转为硬件以前，应采用EM(电磁)域工具，它可以使用矩量法(method-of-moment)和有限元分析技术，查找邻近效应和转换效应的错误。

Spice提速

对于Spice，关注的焦点是在提高速度的同时不丧失精度。为解决这个问题，Cadence设计系统公司近期宣布推出了Cadence Virtuoso APS(加速的并行)，这是它的下一代电路，是Cadence MMSIM(多模式仿真)7.1版的组成部分。Cadence高级架构师John Pierce称，新将混合信号仿真的周转时间从数天或数周减少到只有数小时。Cadence的一名高级产品经理Nebabie Kebebew表示，新大大提升了单线程和可缩放多线程的性能，并且保持了与Cadence Virtuoso Spectre电路相当的精度。Kebebew说有20多个测试客户已在200多个设计上对新作了测试，其中涉及的器件包括PLL(锁相环)、DAC、ADC、存储器、电源管理电路和高速I/O电路。她说，一个客户在一个八核系统上作65 nm PLL设计仿真时，性能提高至原来的60倍。她补充说，另一个客户在做一个DC/DC转换器的版图后仿真时，性能提高至58倍，运行时间从20小时16分减少到21分钟。

Mentor Graphics公司也一直致力于提真速度。该公司在2008年10月推出了新版的Eldo与Eldo RF晶体管级模拟，在不影响精度的情况下，提高了原始的速度性能。新版采用一种经修改的矩阵解算策略以及一种可缩放的多线程技术，使用户能够充分利用廉价的多CPU硬件。

Mentor公司深亚)仿真环境中(图1)。

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/tongxinshuyu/article-49231-1.html