图像算法工程师笔试题 通过Viterbi译码算法实现译码器优化实现方案

由于卷积码优良的性能，被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法：门限译码、概率译码和Viterbi算法，其中Viterbi算法是一种基于网格图的最大似然译码算法，是卷积码的最佳译码方式，具有效率高、速度快等优点。从工程应用角度看，对Viterbi译码器的性能*价指标主要有译码速度、处理时延和资源占用等。本文通过对Viterbi译码算法及卷积码编码网格图特点的分析，提出一种在FPGA设计中，采用全并行结构、判决信息比特与路径信息向量同步存储以及路径度量最小量化的译码器优化实现方案。测试和试验结果表明，该方案与传统的译码算法相比，具有更高的速度、更低的时延和更简单的结构。

2 卷积编码网格图特点

图1所示为卷积编码网格图结构，图中每一状态有两条输入支路和两条输出支路。

2.1 输入支路的特点

任意一个状态节点Si都有两条输入支路，且这两条输入支路对应的源节点分别为：

此外，i为偶数时，两条输入支路的输入信息都为‘1’；i为奇数时，两条输入支路的输入信息都为‘0’。

2.2 输出支路的特点

任意一个状态节点Si都有两条输出支路，且两条输出支路对应的目的节点分别为：

此外，目的节点是Sj1的输出支路对应的输入信息都为‘0’；目的节点是Sj2的输出支路对应的输入信息都为‘1’。

3 Viterbi译码器的优化算法

3.1 判决信息比特与路径信息向量同步存储算法

由网格图的输入支路特点分析可知，产生任意一个状态节点Si的输入条件mi是确定的，即mi=‘1’，i为偶数；mi=‘0’，i为奇数。输入条件mi表示译码器最终需要输出的比特信息。此外，译码器所要找的留选路径是不同状态的组合。对于(2，1，6)卷积码而言，具有2m=26=64(m为编码存储)个不同状态，可以用6位比特向量来表示所有的状态。将mi作为最高位加在状态向量上，用7位比特向量同时表示每一状态和对应的输入支路的译码信息，这样在译码器回溯时就可以直接输出存储向量的高位作为译码器的输出。采用这种方法大大降低了回溯路径和译码器判决的难度，由此降低了译码器结构的复杂性。

3.2 全并行结构设计

全并行结构Viterbi译码器的特点是所有状态的路径度量计算或路径存储同时进行。其中，路径度量包括两条输出支路和两条输入支路的度量，路径存储包括状态向量存储和译码比特信息存储。因此，在(2，1，6)卷积码的全并行译码器的FPGA设计中，一个时钟周期内需要实现2×n×2m=256次路径度量运算和2m=64次7比特向量存储操作。

全并行结构对每一个状态都具有独立的处理单元，互不影响，同时工作，比起传统的串行结构，大大提高了译码速度。并且由于在FPGA中，有着海量的独立逻辑单元(LCs)和丰富的分布式存储资源(RAM)，全并行结构设计正好可以发挥FPGA的这一优势。

3.3 路径度量的最小量化算法

跨度：开奖号码中前区最大号码减去最小号码后的差值。

对数似然比模块(llru)根据分支度量与状态度量值计算对数似然比与外信息，其基本运算也是类似smu中的加比选(acs)操作，相应的算法结构如下(转移路径按输入分别为0和1分为两组，状态从0～7排列)：。

每一种可能的状态转移都根据接收到的有噪声的序列r计算路径度量，然后选择出各个状态的最小度量路径（幸存路径）。

答：样本平均偏差是20块试样同一方向40个测量尺寸的算术平均值减去七公称尺寸的差值，样本极差是抽检的20块试样同一方向40个测量尺寸中最大测量值与最小测量值之差值。

伤害浮动150-450，每次命中差不多是30%左右，如果攻击3次还是可观的几率了，并且在对手冻伤的情况下，每次使用技能提升自己攻击1级，最高可以提升3级，这是一个多段技能，面对一些亚比还是非常坑的，因为单次伤害更容易被对手的抗性化解到最小，所以对于【日月战武神】【奥义·。

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/jisuanjixue/article-89160-1.html