ASIC设计功能验证技术

中国计算机学会第六届计算机工程与技术年会ASIC设计功能验证技术ASIC设计中的功能验证技术Sun Xuhong向Jun Jun Jihua Sun Sunhong曾宪军和Chen Jihu8（国防计算机学院）（通勤学院）致敬. Natiorml设备摘要（摘要）: 本文以接口控制和数据采集ASIC设计为例，描述软件仿真和硬连线仿真技术在ASIC设计功能验证中的应用，Lotus Point在应用过程中介绍了几种技术. 摘录；使用adam Capturemand接口实现ASIC，排除了一个例子，软件仿真在本文中介绍了少数几种硬件仿真应用程序，通过cyc ASIC设计验证，讨论了三种验证方法的实用性. 阳离子比较datailIn关键字；模拟的ASLC模拟硬件验证软件关键字: ASIC验证，软件仿真，硬件仿真，1.

引言随着ASIC设计的复杂性不断提高，尤其是SoC（Syszem-Chip）技术的飞速发展，功能验证技术面临着前所未有的挑战. ASIC的功能验证方法主要包括: 软件仿真，软硬件混合仿真和硬件仿真. 软件仿真一直是验证ASIC功能正确性的重要方法. 近年来，基于Cyle的仿真技术，并行仿真技术，系统级高级行为建模和仿真技术等仿真技术的研究取得了长足的进步. 这些技术的发展已部分解决并缓解了模拟器的速度问题. 硬件仿真是一种有效的ASIC功能验证方法. 由于速度快，它可以验证真实系统中的功能，从而支持硬件，软件和整个系统的并行开发. 在国外已被广泛使用. 由于这种ASIC验证方法需要昂贵的硬件设备的支持，因此在我国的应用还处于起步阶段. ASIC1是基于SBus总线的自行设计的IBUS控制和数据采集ASIC芯片. 芯片尺寸约为30万门，设计复杂度很高. 它适用于自行开发的SUN2 []站. 宝州的硬件在应用系统中包含软件. 本文以ASIC设计为例，介绍软件仿真和硬件仿真在ASIC功能验证过程中的应用. C-O，-til S ...': -u，五，一{排练弓我■大师十. 工程师. 在国防科学技术计算航海学院工作. 主要研究方向是集成电路{殳汁和CAD.

回避地址的地址: 湖南省遂沙国防科技大学41073 607主要地址: Sch. 计算机¥ci. 2qat'l Univ. Of Defence R歌曲，挂起. ba，湖南，41073，P 17RChina 2.软件仿真验证软件仿真验证一直是ASIC设计验证的重要方法. 在ASIC设计过程中，软件仿真验证可以迅速发现设计描述和门缎逻辑设计实现中的逻辑错误. 随着ASIC设计规级逻辑结构实现转换/设计阶段，并首先模拟和验证ASIC每个模块的逻辑功能的正确性. 在特定的门级逻辑仿真和验证阶段，为了加快功能验证速度，采用了无延迟的仿真方法和编译后的，即实现门级逻辑的功能正确性. 每个特定的模块都首先经过验证，然后进行汇总. 该站将验证ASIC1整体功能的正确性.

2.2软件仿真技术用于A¥tC芯片级功能仿真验证的门级逻辑结构的实现，仿真速度是一个主要的瓶颈，可以采用以下技术来加快仿真验证风扇的速度: 使用周期—基于仿真的方法: 动态仿真/验证中未测试每个单元和连接的延迟，即，使用无延迟的仿真方法: 使用诸如NE-Veriog或VCS之类的编译逻辑仿真工具；在仿真过程中尽可能多地尝试记录较少的模拟波形，最多只能记录一个C，ASIC芯片I / 0信号变化: ????????????????????????????????????????????????????????????????????????????????????????????????????给定情况下的/ line网络特定值. 为了便于及时比较和判断仿真结果的正确性: ？[ASLC]芯片对功能模块进行了更明显的划分，其中包括功能模块fish，例如...，fish i，... A. ASIC1的特定设计和实现是通过使用设计描述-仿真-设计综合或交互式设计-仿真验证方法来进行的: 在功能/行为级别进行描述时，将描述并模拟每个模块A（1≤iGn），详细验证. 每个模块的描述和组合用于执行系统行为/功能仿真，以确保正确验证整个芯片功能. 采用编译逻辑仿真]由ffc-Verrill描述的功能/行为级别的仿真速度更快；逻辑设计阶段，每个模块△. 经过仿真验证，（1 s i'n）的详细逻辑设计（可以采用自动集成方法或交互式设计方法）也是正确的: 由门级逻辑实现的ASIC芯片的仿真验证可以采用以下方法. 在仿真过程的每个步骤中，为了减小逻辑仿真的规模和复杂性，主要使用KS1Cl2每个模块的行为/功能描述. 采用一种替代方式进行逻辑仿真，即在第一步仿真中，将AI的行为/功能描述替换为相应的门级结构描述形式，而ASIC的其他模块仍保持该行为/功能描述表.

此仿真方法的主要部分仍然是功能级仿真. 只有特定模块的仿真才是门级仿真，这可以大大加快仿真速度并减少交互式验证的工作量. 3.硬件仿真验证所有ASIC设计的硬件仿真都需要硬件和相应的仿真软件的支持. 当前，最成功的商业仿真系统之一是Hoektun的商业仿真系统. 硬件是一种物理设计，可以使用FPGA设计进行重新编程，并且可以模仿目标系统中的原始设备. 编译软件负责将用户设计编译为所需的FPGA编程数据. 调试软件负责与硬件进行交互并调试用户设计. 该系统实现了ASICI设计的硬件仿真. 3.1仿真策略仿真系统的原理是使用编译器软件将用户设计编译为所需的FPGA编程数据，将数据下载到，在中形成用户设计的物理实现，以及使用测试Vector或真实目标系统作为激励来模拟和测试ASIC芯片的逻辑功能. 使用Q {l [ckTurn仿真系统进行ASICl仿真的策略如下: 1）输入由AsCil设计的Verilog门以减慢网络攻击: 2）将ASICI网表编译为FPGA数据； 3）下载用户设计并执行矢量调试仿真（此时，未连接到实际的目标系统）: 4）将连接到实际的目标系统并执行仿真（即，调试ASIC设计功能在实际目标系统中的正确性）: 由于在调试过程中每次都会修改逻辑，因此必须重新输入并重新编译新的网表，并且编译需要很长时间，并且软件仿真过程也很长修改逻辑以进行重新仿真要比仿真快得多.

因此，在功能验证的早期阶段就采用了软件仿真方法，而在后期使用仿真方法检查设计缺陷的速度下降到每周大约一周，并且开始了硬件仿真调试. 3.2仿真技术为了更好地使用仿真系统来仿真ASIC设计，我们采用了以下技术: ●. 仿真应用程序平台设计ASICl硬件仿真应用程序平台如图1所示. 图1.仿真应用程序平台的. 实际应用程序平台的最基本组件是，目标接口模块，目标系统和主工作站. 编译软件和调试软件已安装在主工作站上，并且所有结果都在此处存储和显示. 模仿器通过网络连接到主工作站. 目标接口模块连接和目标系统，以防止电路损坏. 编辑速度是硬件仿真的瓶颈. 为了提高编辑速度，我们在模拟应用程序平台中添加了iO工作站. 它们与主工作站〜Lun [C / enL / Server System]组成大型机，与网络攻击平行. 编译取得了明显的效果. 完全编译的奥秘从8小时缩短到2小时，而增量编译时间从1小时减少到4小时，减少到十多分钟以至于小弓. “ Baiji系统设计AsjCZ务务仔模拟目标系统的声音”■p∽. ？=: 蚱station站基地〜road广播中！: 田站下蹲SBus槽下蹲标记还原电路f ＾颜色； rKl t Jade，煳: 詹Z的“周向设备”电路，外部设备和电路. 蜘蛛城路县是一个败鞋的租户AS] i :: i平板电脑的状态是两个t灏≈: 't example one'ｊ.

. [芯片杆，是〜i的核心“ I.关沙唾液. 试管船，电动滑行车；女子≯j王怪E参加比赛E.设备钥匙莲花c放置在目标上. 1皇帝一世: “伊泉发两塔”，“雷岳行楼！”，“ 10l妈妈赢”，7i易吉“诅咒符真的意味着尝试！”‰S. ，T型管的第二项工作是: ■怀孕！仍然躺着； g .: 叔叔警察（H状态，高达8 ＾ [Hz]），困倦的七回合类型，聪明到足以使一系列寻找丑陋的的人有资格获得证书伤害了乒乓球[_'；两只动物” j. 一个. “几个”明明秋. 可以明确慈善系统的前提条件. 尽可能低的是凌玉蕾？ : 小河电缆成立后，老师们向钟杯矛系统发出了钟声，傅玉，ST ['{？功能验证专用软件. 柔软的竹子完成了O形面的功能: 互相竞争: ｊ: 10,000次测试Asl ￡: 每个逻辑功能和学习: 可以长时间使用甚至jangman changchang yao wenzhou: 重复ASIC的所有测试而无需重复芯片的所有特性: 可以构建软件开发环境●仿真模型的建立仿真模型是ASIC1，『刚手表』设计的1 / erit og结构形式. 设计者使用制造商的过程库进行生成. 网表与软件仿真中使用的“ j级网表库”分开，但是受仿真限制的部分略有修改. 因为硬件仿真无法仿真电路的延迟特性. 因此，应将与设计延迟有关的逻辑替换为等效逻辑.

在真实AS中！ C]设计中有很多时钟，陡峭时钟是内部时钟，其频率与第一个时钟相比落后于时钟源并由延迟电路产生. 因此asic验证，为了保证ASIC时序的正确性. 我们应该删除延迟电路，并使用内部时钟的顶层作为第三个时钟源，以使其频率与第一个时钟相同，但相位差为90度. 在实际的ASK设计中，ASIC制造商使用RAM编译器生成RAM实现. QUICK和UR仿真系统也是如此. 它还使用存储编辑器将存储器阵列直接映射到FPGA. 这样，需要将设计中的内部存储器阵列表示为具有读取，写入使能，地址和数据总线的黑匣子. 但. 由于存储编译器只能将用户的内存黑盒映射到异步RAM实现，并且ASIC设计使用同步R∽，因此在门级网表中，我们还需要在黑盒之外添加一部分同步逻辑. 了解它变成了同步Rm！ . 同时，为了确保RAM时序关系的正确性，即在写位使能信号的有效期内地址和数据保持稳定，应增加一些逻辑电路以使写转储信号与地址和数据信号. 204.讨论和实践证明，软件仿真和硬件仿真各有优缺点. 无需任何特殊准备，即可随时进行软件仿真；但是，在真正开始硬件仿真之前，需要进行大量准备工作，例如目标电路板的设计和生产，用于目标系统行为水平的行为验证的专用软件的准备和调试等. 更多需要人力和时间.

尽管采取了各种技术措施asic验证，但与硬件仿真相比，仿真速度仍然无与伦比. 相同长度和节拍数的模拟测试软件模拟需要大约数周的时间，而硬件模拟则只需几分钟即可完成. 可以使用软件仿真来查找和更正ASIC设计中的大多数逻辑错误. 尽管使用硬件仿真方法比较困难，但是很难找到死锁错误，中断错误，并且系统无法启动. 只能通过较长的仿真周期才能发现的设计错误具有独特的效果. 由于ASIC芯片仍在硬件仿真过程中投入生产，因此它建立了可以正常运行的真实目标系统环境，从而可以对整个硬件系统进行调试，对驱动程序进行调试以及对应用软件进行调试. 可以提前进行，因此整个系统的开发缩短了联赛周期. Li这在软件仿真中是不可能的. 硬件仿真是软件仿真的必要补充，但是它不能代替软件仿真！结论: 软件仿真和硬件仿真都是ASIC设计中验证的重要且有效的手段，它们在ASTCl设计验证中的应用. 它保证了ASIC芯片功能的正确性，为成功的项目打下了基础，并使硬件，软件和整个系统的开发和验证过程可以并行进行. 缩短整个系统的开发周期. 参考文献l，AdanEvans，AllanSilburtandGaryvrckovniketc等人，“ FunctionalVerificationLarge ASICs”，35“ Design AutomationConference，DAC98-06 / 98 San Francisco，CA USA.2，Thomas CharI，使用Yeh的Bill方法论和Logic Eileen flu.

“首次通过ASIC开发API ASIC Bmu3 Ation”，knull IEEE，DisasiaWIEIE集成Internet Service9，Internet9，Internet9，Internet9，Internet9，Internet9，Internet9，Internet9，Internet9，Internet3，Internet9，Internet9，Internet9，Internet9，Internet9. [uikekturn] 97NJ，美国. Desigin Systems，Inc.，“系统实现器用户的Guidd版本5.1”，2lASIC设计功能验证技术作者: 作者: 孙旭宏，已向香港科技大学计算机科学学院的Jun，Chen Jihua提供了文章链接:

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/jisuanjixue/article-266627-1.html