实验三，基本门电路和触发电子版实验报告

基本门电路和触发实验1.实验目的1.了解TTL门电路的原理，性能和用法；验证基本门电路的逻辑功能. 2.验证D触发器的逻辑功能； J-K触发器. 2.实验内容（1）验证以下门电路的逻辑关系1.使用与非门（00）实现与门的逻辑关系: F = AB 2.异或门（86）: 3.全加器（00，86））: （2）验证以下触发器的逻辑关系1. D触发器设置端和复位端的功能测试. 2. J-K触发器设置端子触发器实验心得，复位端子功能测试. 3. D. J-K触发功能测试. 图3-1 JK触发器（74LS112）和D触发器（74LS74）三，实验原理图图3-2 AND门电路图3-3 XOR门电路图3-4全加器电路四，实验结果和数据处理1.直接在实验原理图上标记芯片的引脚. 2.写出实验结果. （1）AND门，XOR门实验结果表（使用数字万用表测量高电平和低电平1触发器实验心得，0的电压值. ）输入AND门XOR门ABF Uo（V）F 0 0 0 0.205 0 0 1 0 0.205 1 1 0 0 0.205 1 1 1 1 3.498 0（2）全加法器实验结果表Ai Bi Ci Si Ci + 1 0 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1（4）D触发器的功能测试输入输出初级状态输出次级状态D Qn Qn + 1 0 1 * * 1 1 0 * * 0 1 1 0 0 0 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1（5）JK触发器功能测试输入输出初级状态输出次级状态JK Qn Qn + 1 0 1 * * * 1 1 0 * * * 0 1 1 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 0 0 5.思考题如何处理未在NAND门和OR门中使用的输入端子？答: 未在“与非”门上使用的输入端子应连接到高电平；可以将“或”门中未使用的输入端子与有用的输入端子或接地连接.

2. 如果“与非”门的一个输入端子连接到时钟，另一输入端子应允许脉冲通过什么状态？答: 当其他输入端子都处于高电平时，允许脉冲通过. 3.当J-K触发器Qn ＝ 0时，如果在时钟脉冲CP到达后触发器处于“ 1”状态，则J-K的两端应处于什么状态？答: J端子提前为1，K端子提前为0或J，K的两端提前为1. J-K触发器和D触发器的触发沿有什么区别？答: J-K触发由下降沿触发，D触发由上升沿触发. 该文档是由Xiangdang（）用户上传的

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/jisuanjixue/article-255726-1.html