tms320c6678多少钱_tms320c6657_tms320c6678(3)

阵列信号的波束合成等预处理涉及大量的并行运算，其算法结构相对简单。FPGA具有丰富的I／O管脚和乘法器资源比较适合大量并行乘累加运算，可用来完成阵列信号的预处理。脉冲压

图2

通用信号处理板卡

缩、动目标检测的主要方法是FFT和IFFT，恒虚警检测（CFAR）算法结构复杂，使用DSP完成复杂算法的设计和调试有更多的优势。TI公司提供的多核软件代码开发包(MSCDK)包含有数学库、DSP库、Platform库以及IPC，优化了程序设计和调试。

2．1处理器节点的设计

处理机采用4个C6678处理器构成4个处理节点。每片C6678通过内部集成的DDR3控制器外挂4片DDR3SDRAM，容量为4Gb，位宽64bit，数据率为1333Mb／sec／pin；外部存储接口(EMIF16)外接256MB、16bit的FlashROM，用于系统和用户数据存储；I2C总线外接128KB的EEPROM，用于应用程序存储。tms320c6678C6678利用CPLD可完成上电参数和配置寄存器的配置。FPGA可用于系统时钟和电源管理、系统监控和调试，同时FPGA内部也集成了高速串行接口GTX，可用于数据

传输的辅助通道。板卡上还设计有专门的电源管理和温度监控模块，提供电源监控与过热保护。

4结束语

传统的共享总线处理平台通用性较差。面对新的应用需求

需要重新进行硬件设计，风险性较大，产品的研制周期较长，低的数据传输带宽也限制了共享总线技术在相控阵雷达和成像雷达中的应用。采用模块化设计、基于交换的网络拓扑结构的信号处理机可根据应用场合进行模块裁减和增加，降低了项目研制风险，使开发人员从硬件平台解放出来，专注于系统和软件层面的设计。高运算性能和高传输带宽满足了新型雷达对高精度、高分辨率的要求。通用的高速串行接口也可以使处理平台方便地接入主控设备，用于情报分析或终端显示。

参考文献

［1］史鸿声．基于PowerPC的雷达通用处理机设计［J］．雷达科学与技

术，2011，4（2）：140－149

［2］郑东卫，陈矛，罗丁利，等．VPX总线的技术规范及应用［J］．火控雷达

技术，2009，12（4）：73－77

［3］MercuryComputerSystemsInc．TechnologyOverview：VITA

2．2接口设计

VPX总线标准共有7个RT2连接器P0～P6。P0为电源、参考时钟、系统复位、系统管理与调试连接器，提供有＋5V和＋12V两种电源，提供参考时钟为25M，提供系统JTAG接口以及I2C总线的系统管理与监控接口。P1～P6连接器信号定义各含有32对差分信号对，可作为高速串行通信通路。P1的16对差分对用于4路4Lane的RapidIO高速通道，每路带宽为20Gbit／s，可采用全互连或者集中交换的形式与其他板卡通信。P2用于PCI－E互联，提供了单通道2Lane的PCI－E接口。P3用于FPGA的高速串行接口GTX通信。P4提供4路GEnet和4路UART，用于调试和以太网互连；P5～P6为自定义接口［5］。2．3性能指标

整个雷达通用处理机完成工程设计后达到的性能指标为：

46(VPX)[M]．[s．1．]：MercuryComputerSystemsInc，2007［4］马友科，宋万杰，吴顺君，等．基于多DSP的雷达阵列信号处理系统

［J］．雷达科学与技术，2009，7（2）：115－118

［5］杨光灿，黄钰林，杨建宇，等．基于VPX标准的SAR实时信号处理板

设计［J］．电讯技术，2009，12（12）：39－42

［收稿日期：2012．8．12

］

1）单板具有4个C6678处理器，共32个处理内核，总浮点

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/ruanjian/article-32687-3.html