tms320c6657_tms320c6713_tms320c6713 gpio(3)

CPLD的主要功能主要是实现逻辑扩展，在本设计中，CPLD的主要工作是在DSP6713和多片AD7865芯片之间进行信号的解析和传递。选用的CPLD芯片是ALTERA公司的EPM570，该芯片相较于其他同类型的CPLD而言，配置简单、存储容量大而价格较低廉。其电路比较简单，可以参考ALTERA公司关于该芯片的引脚功能表，在此不做赘述。

4 软件实现与部分流程图

4.1 EMIF接口的配置实现

TMS320C6713要实现EMIF接口数据读取的首要条件是正确配置EMIF接口的寄存器，以达到设计的要求。

本设计将CE3作为外部AD的寻址空间，因此在这里主要需要配置的EMIF寄存器主要是全局控制寄存器GBLCTL和CE3空间控制寄存器。当然，要正确地配置EMIF接口，必须要正确配置TMS320C6713的锁相环（PLL）寄存器，在此处不具体说明。配置TMS320C6713的锁相环（PLL）寄存器以后，就可以配置EMIF总线的几个控制寄存器了。本设计中具体主要寄存器配置的几个参数如下：

本设计中采用的EMIF接口方式为32位异步接口（MTYPE=0010b）。虽然AD7865是14位MD转换器，配置为16位宽的接口方式也可以了，但是实际上，由于内部数据处理时为了计算方便而采用了32位的数据，数据位宽通常为32位，在进行外部读取时，如果采用16位宽度，那么一次读

取总线为了匹配数据长度，将要发送连续读取两次的读信号，这在一定程度上虽然加快了A／D读取的速度，但在后续数据处理方面则需要更多的操作和更多的时间，所以权衡各因素，采用32位宽异步接口方式。

4.2 实现A／D转换和读取数据

1）转换过程中读取数据，即转换一路读取一路；

2）所有通道的信号均转换完成后再顺序读取各通道数据。

两种读取方式的主要区别是：第1种读取速度较快，但是时序要求较高，硬件连接复杂，增加软硬件设计的难度；而第2种读取速度相对较慢，但是时序要求不高，软硬件设计也相对简单。考虑到系统的可靠性，同时CPLD完成时序的能力较差，故本设计采用了第2种读取方式。

实际采用的A／D转换和读取的主要流程如图6所示。

图6 采样流程图

5 测量结果

本文完成辅助控制器的设计后，对软硬件进行测试。

主要采用直流电源进行测试，测试分为正向电压、反向电压（即认为传感器系数为1）。测试结果见表3。由表可知测试结果的误差小于1％，完全符合设计要求。

表3 测试电压及计算结果

6 结束语

由测量数据和控制器的计算结果可知，本设计完成了基于EMIF接口的数据采集系统的设计任务。由系统采集得到的数据误差较小，可以满足各类工程的需求。通过调试。可看到在实际采样过程中，采样数据是在一个值附近波动，在某些对于数据的实时度需求不是很高，而对数据的精确度需求较高的场合，可通过求取某一段较短时间内的采样平均值的方法来提高数据的精度。tms320c6713而且，由于控制器选用性能较高的TMS320C6000系列DSP，其性能和资源还有很大的可利用率。系统在采集数据完成以后，可以高速高精度的进行电力系统的参数计算，比如三相电压／电流和相位、有功功率和无功功率、功率因素以及谐波分析等计算。

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/ruanjian/article-31994-3.html