tms320c55x实际应用_tms320c55x的重复指令_tms320c55x dsp(2)

在C55x DSP指令集中有一些固定搭配的并行执行指令(主要是利用D单元双MAC结构的并行指令)，这些被固定使用的并行指令之间使用“::”符号连接。除了这些固有的并行指令外，用户也可以根据CPU结构特征自行定义并行指令，并行的两条指令之间需使用“||”符号连接，以区分指令集中的并行指令。

用户自定义并行指令时，必须遵守如下3条并行处理基本规则：

规则1： 保证不产生硬件冲突，包括操作数、寄存器、总线及各运算模块的冲突。在对C55x DSP的所有操作中，对P、A、D三个单元进行操作的指令类型有14类，这14类操作指令之间有很大一部分可以相互并行运行。经过我们对C55x DSP硬件电路结构的分析，在只考虑硬件模块冲突的情况下，我们得出如图2所示的C55xDSP并行处理能力分析图。图中将14类操作指令组成了一个14×14的矩阵，列出了每一类指令与其自身及其他13类指令并行执行的能力。图中画有(符号的空格代表不能并行执行，相反没有任何符号的空格代表可以并行执行。

在考虑并行处理的硬件冲突时，还需要考虑总线资源的冲突。总线资源的冲突通常发生在数据总线和常量总线，C55x DSP中含有5条数据总线和2条常量总线，各条总线与各运算模块的连接如图3所示。

数据总线中，C、D总线是读数据总线，通过这两条总线进行数据读取；E、F总线是写数据总线，通过这两条总线进行数据写操作；另外还有一条特殊的B总线，这条总线可以进行读或写操作，但是它只能被CDP寄存器使用，而其它辅助寄存器无法使用B总线。

两条常量总线分别是KA、KD总线。KA常量总线用于产生地址数据。P单元的KA常量总线负责产生程序地址，例如跳转指令B #Routine2中，常量#Routine2就是通过KA常量总线被送到P单元的。A单元的KA常量总线负责产生数据存储区地址，例如在指令Mov*SP(#7)，Brc0中，偏移量#7就是通过KA常量总线被送到A单元的。KD总线用于传送参与运算的常量数据，例如指令ADD #123，AC0中，常量123就是通过KD总线传送的。

规则2：受指令缓冲队列(IBQ)的限制，并行语句的总长度不能超过6个字节。 I单元中的译码器只能将IBQ中的1～6个字节的程序进行译码。如果一条并行语句的长度超过6个字节，则需要在两个时钟周期内对其进行两次译码。因此必须将两条并行语句的总长度限制在6个字节。

规则3：当需要寻址两个及以上数据存储区数据时，必须使用双重AR间接寻址方式。

采用双重AR间接寻址方式，可以通过使用2个不同的辅助寄存器(AR0~AR7)同时访问数据存储区中两个不同的数据。在这种寻址方式下，我们可以通过两条不同的数据总线，在同一时钟周期内寻址两个不同数据，并将其输入不同的运算模块进行计算。

常用并行处理应用

在编程实现过程中，对每一个并行处理都进行仔细分析将能达到事半功倍的效果。下面是我们总结出的几种典型并行处理应用：

1. D单元双MAC结构的并行处理

在C55x DSP的D单元中采用了双MAC的结构，其结构如图4所示。这里有3条数据总线(B、C、D数据总线)与两个MAC模块相连。在同一时钟周期里，可以同时通过3条数据总线将三个不同地址的数据传入两个MAC模块中进行并行计算。tms320c55x dsp

通常情况下，两个MAC模块的运算总共需要4个数据，而这里的总线数却只有3条，所以在并行使用双MAC结构时，两个MAC模块必须共用一组数据，而另外两组数据分别分配给两个MAC模块。这使得双MAC结构的并行应用受到一定的限制。

C55x的双MAC结构比较典型的应用如不同数据的相同算法处理和同一数据的不同算法处理。下面是对不同数据进行相同FIR滤波的实例：

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/ruanjian/article-30221-2.html