tms320c6678_tms320c6678相关书籍_tms320c6713

针对8核DSP TMS320C6678与外部设备进行数据通信的需求，以片上集成千兆以太网交换子系统为核心，选取芯片88E1111作为PHY设备，设计了千兆以太信接口的硬件电路。在嵌入式操作系统SYS/BIOS和网络开发环境NDK上，完成了以太网底层驱动和TCP/IP协议的程序设计。tms320c6678通过DSP与上位机进行以太信测试，证明了以太网接口电路硬件及软件的正确性和实用性。

关键字：

摘要TMS320C6678 有8 个C66x 核，典型速度是1GHz，每个核有 32KB L1D SRAM，32KB L1P SRAM 和 512KB LL2 SRAM;所有 DSP 核共享 4MB SL2 SRAM。一个 64-bit 1333MTS DDR3 SDRAM 接口可以支持8GB 外部扩展存储器。存储

关键字：TMS320C6678存储器

简介本探讨了TMS320C6678处理器的VLFFT演示。通过内置8个固定和浮点DSP内核的TMS320C6678处理器来执行16K-1024K的一维单精度浮点FFT算法样本，检测其分别在采用1,2,4或8核时各自的运行时间。演示的结果证明了C66X DSP内核的优异性能，以及TMS320C6678处理器跨多核平行化执行性能与内核数量成正比的特性。本文的演示采用FFT算法，该算法在诸如医学成像、通信、军事和商业雷达以及电子战(、抗)等领域中被频繁应用。本文演示结果显示，在运行

关键字：TMS320C6678VLFFT

1. DMA访问存储器的性能EDMA3架构支持很，可以实现高效的并行数据传输。本节讨论影响它性能的很多因素，如存储器类型，地址偏移等。1.1 DMA传输的额外开销一般的传输时延被定义为EDMA被触发到真正的数据传输开始的时间。由于数据传输开始的时间无法用简单的方法测量，所以我们用最小数据单元的传输完成时间来代表DMA传输的时延或额外开销。根据不同源/目的地址的组合，这个值会有所不同。表4列出了在1GHz C6678 EVM(64-bit 1333MTS DDR)上测得的从

关键字：TMS320C6678，存储器

摘要TMS320C6678 有8 个C66x核，典型速度是1GHz，每个核有 32KB L1D SRAM，32KB L1P SRAM和512KB LL2 SRAM;所有 DSP核共享4MB SL2 SRAM。一个64-bit 1333MTS DDR3 SDRAM接口可以支持8GB外部扩展存储器。存储器访问性能对DSP上运行的软件是非常关键的。在C6678 DSP上，所有的主模块，包括多个DSP核和多个DMA都可以访问所有的存储器。每个DSP核每个时钟周期都可以执行最多128 b

关键字：TMS320C6678存储器

摘要：基于实现目标探测识别以及高精度目标信息测量等复杂处理算法的目的，采用单片多核DSP TMS320C6678构成弹载高速多任务实时嵌入式处理平台，通过数据流处理模式的并行软件设计方法，将系统处理任务均衡分配到各处理器内核，以实现实时并行处理，提升弹栽信息处理系统的功能和性能。开展基于多核处理器的并行软件研制、充分发挥多核处理能力将成为弹栽嵌入式系统软件设计的新课题。tms320c6678关键词：多核处理器;并行处理;弹载嵌入式系统;数据流模式;并行软件设计弹载信息处理系统是一种实时嵌入式数字处理系统，用于对弹载导引

关键字：DSPTMS320C6678

电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/ruanjian/article-25205-1.html