EDA 24-ary计数器的设计

1. 在QuartusII平台上，使用原理图输入设计方法，调用了两个74160十进制计数器，并使用反馈计数方法来完成24位同步计数器的设计并执行时序仿真. 2.需要具有使能功能和异步清除功能. 3.设计完成后，将生成一个组件用于更高级别的设计调用. 4.在实验框中选择适当的模式进行验证. 目标芯片是ACEX1K系列EP1K30TC144-3.

在QuartusII平台上，使用了原理图输入设计方法，调用了两个74160十进制计数器，并使用反馈方法来设计24位同步计数器. 想法是使用74160计数器作为一位数计数器，使用一个用于十位计数，以实现同步十六进制24进制计数器设计，将一位连接到0011，将十位连接到0010，然后使用四输入（一个步骤一使能信号EN）与非门连接到两个74160计数器. 设置数字LDN. 在QuartusII上绘制原理图后，进行编译，编译无误后，创建一个新的波形文件，添加所有引脚，设置输入引脚的波形，最后编译该波形24进制计数器设计，可以在没有错误十六进制的情况下达到所需的24. 然后根据EPF10K30E144芯片的引脚比较，输入每个输入和输出引脚的引脚编号，然后链接到测试盒进行检查，观察数字管的显示结果.

五，硬件验证

1. 选择模式: 模式7 2.密码锁定状态表:

六. 摘要

经过这项实验性工作，不仅让我了解了很多东西，而且还初步了解了QuartusII软件并应用了它，也让我知道了很多书本上无法学到的知识和技能，这是我们玩过的在我们未来的工作中扮演着非常重要的角色.

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/jisuanjixue/article-269381-1.html