一种自锁电路的制造方法

本发明涉及瞬时信号状态维持技术，尤其涉及一种自锁电路.

背景技术:

只能通过切断电源来解锁现有自锁电路的状态，但是在关闭电源时将清除解锁状态，这不适用于某些无法通过电源解锁的应用关闭.

技术实现要素:

为了解决上述问题，提出了本发明.

本发明的第一方面提供了一种自锁电路.

一种自锁电路，包括: 第一信号输入端，电压输入端，信号输出端，第二信号输入端，第一电阻，第二电阻，PNP晶体管，NPN晶体管，稳压器;

第一信号输入端连接在第一电阻和NPN晶体管的c极之间，第一电阻的另一端连接到PNP晶体管的b极；

PNP三极管的e极连接到电压输入端子，c极连接到信号输出端子；

第二电阻的一端连接在信号输出端与PNP三极管的c极之间，另一端连接到稳压管的负极上.

稳压器的阳极连接到NPN晶体管的B极，稳压器的工作电压低于电压输入端子的电压；

NPN晶体管的e极接地，c极连接到第一电阻和第一信号输入端子；

第二信号输入端子连接在第二电阻器和稳压管的负极之间.

如上所述的自锁电路，通过第一信号输入端触发信号使PNP晶体管导通，并进一步使NPN晶体管导通以使第一信号输入端并联接地，从而使信号输出端子保持不变. 第二信号输入端的触发信号降低稳压管的负电压，以使第二电阻器与PNP型晶体管断开，从而使NPN型晶体管断开，从而使信号输出端子的状态无效. 在该解决方案中，不仅可以实现自锁以维持输出端子的状态，而且还可以保持解锁状态. 它适用于状态维护，但不能通过切断电源来解锁.

本发明的第二方面提供了一种自锁电路控制方法.

一种自锁电路控制方法，包括:

第一个信号输入触发一个低电平信号，使其通过第一个电阻器以导通PNP晶体管，

电压输入端子上的电压通过PNP型晶体管，第二电阻器和调节管，使NPN型晶体管导通，并将第一信号输入端子并联接地.

保持输出状态； <​​/ p>

第二个信号输入端子触发一个低电平信号以拉低稳压管的负电压，

断开第二个电阻和NPN晶体管之间的路径，

PNP型晶体管自动断开，并确保输出状态无效.

图纸说明

图1，根据本发明第一方面的自锁电路的；

图. 图2公开了根据本发明的第一方面的自锁电路的实施例.

具体实现

为了使说明书更加实用，技术方案和优点更加清楚，将参考附图对说明书的解决方案进行清楚和完整的描述. 显然，所描述的实施例是本说明书的实施例的一部分三极管自锁电路原理，但不是全部. 本技术方案的保护范围以权利要求为准.

如图图1是本发明的自锁电路的.

一种自锁电路，包括: 第一信号输入端子IN1，电压输入端子Vcc，信号输出端子OUT，第二信号输入端子IN2，第一电阻器R1，第二电阻器R2，PNP晶体管Q1 NPN晶体管Q2，稳压器ZD；

第一信号输入端IN1连接在第一电阻R1和NPN晶体管Q2的c极之间三极管自锁电路原理，第一电阻R1的另一端连接到PNP晶体管Q1的b极；

PNP晶体管Q1的e极连接到电压输入端子Vcc，c极连接到信号输出端子OUT;

第二电阻器R2的一端连接在信号输出端子OUT与PNP晶体管的c极之间，另一端连接到稳压器ZD的负极.

电压调节器ZD的阳极连接到NPN晶体管Q2的b极，电压调节器ZD的电压低于电压输入端子Vcc的电压；

NPN晶体管Q2的e极接地，c极连接到第一电阻R1和第一信号输入端IN1；

第二信号输入端子IN2连接在第二电阻器R2和稳压器ZD的负极之间.

在上述自锁电路中，通过第一信号输入端子的触发信号将PNP晶体管导通，并且将NPN晶体管进一步导通以将第一信号输入端子并联接地，从而保持状态信号输出端子的第二信号输入端的触发信号降低稳压管的负电压，以将第二电阻器与PNP晶体管断开，从而使NPN晶体管断开，从而使信号输出端子的状态无效. 在该解决方案中，不仅可以实现自锁以维持输出端子的状态，而且还可以保持解锁状态. 它适用于状态维护，但不能通过切断电源来解锁.

如图图2是本发明的自锁电路的一个实施例.

一种自锁电路，包括: 第一信号输入端子IN1，电压输入端子Vcc，信号输出端子OUT，第二信号输入端子IN2，第一电阻器R1，第二电阻器R2，PNP晶体管Q1 NPN晶体管Q2，稳压器ZD；

第一信号输入端IN1连接在第一电阻R1和NPN晶体管Q2的c极之间，第一电阻R1的另一端连接到PNP晶体管Q1的b极；

PNP晶体管Q1的e极连接到电压输入端子Vcc，c极连接到信号输出端子OUT;

第二电阻器R2的一端连接在信号输出端子OUT与PNP晶体管的c极之间，另一端连接到稳压器ZD的负极.

电压调节器ZD的阳极连接到NPN晶体管Q2的b极，电压调节器ZD的电压低于电压输入端子Vcc的电压；

NPN晶体管Q2的e极接地，c极连接到第一电阻R1和第一信号输入端IN1；

第二信号输入端子IN2连接在第二电阻器R2和稳压器ZD的负极之间.

或者，将稳压器ZD替换为二极管或电阻器，以防止干扰信号.

优选地，第三电阻器R3并联连接在电压输入端子Vcc与PNP晶体管Q1的b极之间以进行偏置，以确保PNP晶体管Q1的使用寿命并防止干扰信号. 所示的第三电阻器R3与第一电容器C1并联连接，以防止产生干扰信号.

优选地，第二电容器C2连接在PNP晶体管的c极与信号输出端子之间，以改善波形并防止干扰信号.

优选地，第一二极管D1连接在PNP晶体管的c极和信号输出端子之间，以防止干扰信号.

优选地，第二二极管D2串联连接在第二信号输入端子与稳压管的阴极之间，并且第二二极管D2的阳极连接至稳压管ZD的阴极以防止干扰. 信号.

在实施例中: IN1通过R1触发低电平信号以导通Q1，

Vcc电压通过Q1，R2，ZD和Q2导通

Q2将IN1并联接地

此时保持OUT状态.

IN2触发低电平信号以拉低ZD的负电压，

断开R2和Q2之间的通道，

Q1将自动断开连接，并且保证OUT状态无效.

以上仅是本发明的优选实施方式，而无意于限制本发明. 在本发明的精神和原理内做出的任何修改，等同替换和改进是本领域普通技术人员所能进行的. 根据本公开，容易认识到，在本实施例中没有示例这些等效方式，但是它们应包括在本发明的范围内.

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/dianqi/article-276916-1.html