芯片的研制及制造过程详解

人类对触觉信号天生的脆弱决定了对图形处理软件性能的渴求成了现阶段硬件行业最炙手可热的话题。 与满足视觉的音频设备相比，现在的图形处理科技水准给图形处理还留有多大的演进空间， 这就决定了这个行业的竞争充满了变数，在科技研发和行业推广思路上稍有不慎就会别对方打败。 为了应付激烈的市场竞争， 设计出更高性能的图形处理芯片已经作为各个厂商保持自身竞争力水平最重要的方式。 今天我就来大家做一次特殊的旅行，了解图形芯片设计开发的，事实上现在绝大多数的芯片设计厂家都是依照这个程序来进行新款研发的。

芯片，英文为Chip；芯片组为Chipset。芯片一般是指集成电路的载体，也是集成电路经过设计、制造、封装、测试后的结果，通常是一个可以及时使用的独立的整体。“芯片”和“集成电路”这两个词就会混着使用，比如在大家平时争论话题中，集成电路设计和芯片设计说的是一个意思，芯片市场、集成电路行业、IC行业显然也有一个意思。实际上，这两个词有联系，也有差别。集成电路实体往往要以芯片的方式存在，因为广义的集成电路，是注重电路本身，比如简洁到只有五个元件联接在一起形成的相移振荡器，当它还在图纸上显现的之后，我们也可以叫它集成电路，当我们要拿这个小集成电路来应用的之后，那它需要以独立的一块实物，或者内嵌到更大的集成电路中，依托芯片来发挥他的功用；集成电路更注重电路的设计和布局布线，芯片更强调电路的集成、生产和封装。而狭义的集成电路，当涵盖到市场（区别于其他产业）时，也可以包括芯片相关的诸多意义。

芯片也是它另类的地方，广义上，只要是使用微细加工方法生产起来的砷化镓片子，都可以叫做芯片，里面并不一定有电路。比如半导体照明芯片；比如机械芯片，如MEMS陀螺仪；或者化学芯片如DNA芯片。在通信与信息技术中，当把范围局限到硅集成电路时，芯片和集成电路的交集就是在“硅晶片上的电路”上。芯片组，则是一系列相互关联的芯片组合，它们相互依赖，组合在一起能发挥更大的用处，比如计算机上面的处理器和南北桥芯片组，手机里面的射频、基带和电池管理芯片组。

确定开发方案和软件语言表述

与任何一个靠制造产品实现演进的企业一样，设计打造一款新的 GPU 的第一步理所当然的是行业的调研和产品的研发规划。在这段时间内，未来产品的相关定位，主要抢占的行业范围等话题都被提及桌面上探讨，这些疑问讨论的结果最后将决定产品最终的开发方案的大体内容：研发费用，研发周期以及开发过程中应该的资源等等。

接下来就要在开发方案确认的大方向的科技上研究从制造工艺，芯片代工等详细的细节问题进行商议。在费用的限制范围内决定比如集成晶体管数量等物理参数；紧接着就要在依照生产工艺的芯片代工厂中作出选取了，决定这个的原因众多，当然第一点是能提供制造芯片要求的工艺水准，比如0.15微米，0.13微米，甚至90纳米，其次是代工厂的产品品质和价位因素。当然众多时候芯片在设计的之后就计划使用比较超前的工艺，保证选择的代工厂（即芯片制造的公司包括TSMC ）在芯片设计完成开始投片的之后完成相关工艺改造是十分重要的，如果你在这一点上面作出错误的判定，那对公司产生的代价是很大的，因为图形芯片市场是一个最求速度的行业，在制造工艺已经决定的状况下，如果要在回过头来修订工艺指标，那进行的工作又会持续几个月，其中的工作量不比重新一块芯片要少多少！

当这一切前期环节确认之后，就起初我们这篇文章最主要的部份了，显示芯片架构的设计。一个设计团队被组织起来定义GPU 支持的科技特质使得推行整个设计工作的日程表（比如团队1在三周内完成反锯齿单元的设计）。

在我们深入介绍芯片的设计过程之前，我们先来认识一下现在芯片生产公司一般的设计步骤。 现在，芯片架构的设计一般是借助专门的软件设计语言Hardware DescripTIon Languages （HDL）来完成芯片生产，所谓硬件设计语言（ HDL）顾名思义，是一种用来表述硬件工作过程的语言。现在被使用的比较多的有 Verilog 、 VHDL。 这些语言写出的代码无法用专门的合成器生成逻辑门电路的连线表和布局图，这些都是将来发给芯片代工厂的主要制造依据。对于软件设计语言（ HDL）一般的人都基本上不会接触到，我们在这里只给大家详细的介绍一下：在程序代码的方式上HDL和C也没有太大的不同，但人们的实际功能是完全的不同。比如上面这个Verilog语言中比较基本的一条语句：

always@（posedge clock） Q 《= D;

这相当于C里面的一条条件判定词语，意思就是在时钟有下降沿信号的之后，输出信号 ‘D’ 被存储在‘Q’。 就是通过诸如此类的短语描述了触发器电路构成的缓存和内存之间数据交换的基本方法。综合工具就是依靠很多代码描述起来的门电路的工作方式关系生成电路的。在芯片的设计阶段基本上都是通过工程师们通过Verilog语言编制HDL代码来设计芯片中的所有工作单元，也决定该芯片所能支持的所有科技特质。这个阶段一般要持续3到4个月（这取决于芯片项目的体量），是整个设计过程的基础。

在上述的工作完成后，就处于了产品设计的验证阶段，一般也是一两个月的时间。这个阶段的任务就是保证在芯片最后交付代工厂的设计方案没有缺陷的，就是我们平常所说的产品的“bug”。这一个阶段针对任何芯片设计公司来说都是举足轻重的一步，因为如果芯片设计在投片生产下来之后验证出并不能像设计的那样正常工作，那就不仅意味着继续投入更多的金钱修改设计，重新投片，还会在图形芯片行业最为重视的产品打造速度方面丧失先机。整个验证工作分为好几个过程，基本功能测试验证芯片内的所有的门电路能正常工作，工作量模拟检测用来表明门电路组合能超过的功耗。当然，这时候还没有真正物理意义上真正的芯片存在，这些所有的检测依旧是借助HDL 编成的程序模拟起来的。

接下来的验证工作开始进行分支的并行运作，一个团队负责芯片电路的静态时序分析，保证成品芯片能够超过设计的功耗 ；另外一个主要由模拟电路工程师组成的团队进行关于存储电路，供电电路的预测修改。 和数字电路的修正工作相比，模拟工程师们的工作要辛苦的多，他们要进行长期的虚数，微分方程计算和信号预测，即便是通过计算机和专门的硬件也有一件很头疼的事情。同样，这时候的多有检测和验证工作都是在模拟的状况下进行的，最终，当上述所有的工作完成后，一份由综合工具生成的拿来投片生产门电路级别的连线表和电路图就完成了。 但是，图形芯片设计者不会立即把这个细则交付厂家，因为它需要接受最后一个考验，那就是我们一般所说的FPGA （Field Programmable Gate Array）现场可编程门阵列来对设计进行的最后功能进行验证。 对于NV30那样集成一亿多个晶体管超级复杂芯片，在整个使用软件设计语言（ HDL）设计和模拟检测的过程中，要反复运行描述整个芯片的数十亿条的指令和进行真正“海量”的数据存储，因此对执行相关任务的的软件有着近乎变态的考量。我们从以下NVIDIA实验室的采用可见一斑。

可编程门阵列FPGA模拟验证

和时间的消耗，一块几千美元的FPGA（这里指现在最大容量的FPGA）和费用数百万美元得到一块成品芯片相比，消耗是微不足道的。

在这个方面，ATI 和 NVIDIA 公司都使用了名为IKOS的FPGA验证平台。 IKOS内部是由多块插卡构成，每块插卡都是一个FPGA阵列，由许多块FPGA组成。 因为到了R300和NV30世代，图形芯片已经成了最复杂的ASIC芯片了，无法用一两块FPGA就能完成验证工作，必须使用这样的FPGA验证设备。 当然， FPGA也不是完美无缺的，它固有的优点就是运行速率还没有ASIC芯片这么快。 和今天动不动运行速率都在200-300MHz 的GPU相比，IKOS 的运行内存一般只有可怜的几十兆Hz左右。当然很多优点在应用在产品的设计过程中没什么大不了的。它负责的工作就是最终验证芯片设计功能的推动，你可以让IKOS作为显示个别的平台正常运行，进行驱动程序的研发和验证，当然如果你硬要在这样的平台上运行游戏也不是不可能，不过能保持在每秒几帧就不错了。

投片生产样片和修正

经过上面一系列的验证工作，这道工序就可以告一段落了，几经修订的设计细则被送到了芯片代工厂开始投片生产。代工厂从拿到设计方案到第一批产品下线一般应该四周的时间，不过在这段时间里，设计人员依旧马不停蹄，继续进行芯片的模拟检测和上市产品PCB（Printed Circuit Boards印刷电路板） 的设计，这就形成了一般官方钦定的“公板”。四周以后，第一批产品下线了，这就是我们一般称为的”A0”版本。 （编者：就是常说的“工程样片”）

一般状况下， A0版本的总量不会很多，它们的主要功能还是拿来进行检测和设置，一些被送到开发小组继续检测和查错，另一部分被送到相关的卡板厂商处进行相关的检测和设计。由于目前是有了真正的芯片到手了，查错的方式显然也要和上面的模拟方法不同。FIB （Focused Ion Beam聚焦离子束） 系统在这里被引入查错过程。简单的说FIB系统相当于我们平常在门诊看到的各种借助波束能量进行外科类的设备，它们能在不破坏芯片功能的前提下，对芯片进行门电路级别的更改——切断原有的或者是布置新的门连线，不管你应该设置的电路是在芯片金属布线的哪一层，也不会对芯片产生任何的物理损坏。

当然，除了FIB设备绕的部份就是该芯片的弊端。一般这种缺憾都是在制造过程中产生的， 由于某种其他物质的原子混进高浓度硅晶体中产生的。这台机器无法识别出混入的这种原子的类型使得判断可能是什么理由很多原子会开启到芯片的这个部分，从而能采用机制导致这种状况的出现，改善成品率。

当“所有”的缺憾都给与了修正以后，最终的设计被交付到代工厂进行投片生产，这时的产值就不会像A0版本那么少了，但也不是最终的量产版本，在后面验证基本功无误的状况下，这次制造的芯片要进行各种各样的和正式上市产品相关的检测：产品兼容性，工作频率，供电电路的稳定性，信号完整性等等，直到产品能超过作为产品上市的程度，这时芯片生产方就可以投入量产了。

在最终的很多测试过程中，要测试少量的GPU，方便之后，显卡里面都做出了GPU的插头，一个个独立的GPU芯片只要插接在里面能够进行检测了。当然很多插座都是为特定的GPU芯片所设计的，只能来检测引脚定义相似的GPU。也许有同学说，要是目前市面上的显卡也变成这种插座式的设计，并且还能不断进行更新该有多好，我们先不说每一款芯片针脚定义不同。假设这方面不是问题，那我们至少也要确保内存有能力向新核心提供数据的时延同步下降才有意义。所以说，显卡上GPU插座的设计注定没法存在在实验室。

其实芯片设计过程中的插座原则也适用于其它产品，在主板 芯片组 的检测过程中也很常用，瞧瞧里面这块nForce 2显卡芯片生产，它的 北桥 芯片同样是安放在插座上的，当然这是题外话了。

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/dianqi/article-120190-1.html