D触发器原理及电路图

边沿D 触发器：

负跳沿触发的主从触发器工作时，在正跳沿前加入输入讯号。如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状况出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入讯号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就增加了。边沿D触发器也称为维持-阻塞边沿D触发器。

电路构架：该触发器由6个与非门构成，其中G1和G2构成基本RS触发器。

D 触发器工作原理：

SD 和RD 接至基本RS 触发器的输入端，分别是预置和清零端，低电平有效。当SD=0且RD=1时,不论输入端D为何种状况，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状况为0,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高纹波，不影响电路的工作。

工作过程如下：

1、CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状况不变。同时，由于Q3至Q5和Q4至Q6的反馈讯号将这两个门开启，因此可接收输入讯号D，Q5=D，Q6=Q5=D。

2、当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3和Q4的状况由G5和G6的输出状态决定。Q3=Q5=D，Q4=Q6=D。由基本RS触发器的逻辑功能推测，Q=D。

3、触发器翻转后，在CP=1时输入讯号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状况是互补的,即肯定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的模式；该反馈线起到了使触发器维持在0状态和阻碍触发器变为1状态的功用，故该反馈线称为置0维持线，置1阻塞线。Q4为0时，将G3和G6封锁，D端踏入基本RS触发器的模式也被封锁。Q4输出端至G6反馈线起到使触发器维持在1状态的功用，称作置1维持线；Q4输出至G3输入的反馈线起到阻碍触发器置0的功用，称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。

总之d触发电路图，该触发器是在CP正跳沿前接受输入讯号，正跳沿时触发翻转，正跳沿后输入即被封锁，三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比，同工艺的边沿触发器有更强的抗干扰能力和更高的工作速率。

功能描述

2、特征方程 Qn+1=D

3、状态转移图

脉冲特性：

1、建立时间：由图示维持阻塞触发器的电路可见，CP信号是加到门G3和G4上的，因而在CP上升沿到达之前门G5和G6输出端的状况需要稳固地完善出来。输入讯号抵达D端之后，要经过一级门电路的存储延迟时间G5的输出状况能够创建出来，而G6的输出状况应该经过两级门电路的存储延迟时间能够创建，因此D端的键入信号需要先于CP的下降沿到达，而且制定时间应满足： tset≥2tpd。

2、保持时间：由图示可知，为推动顶端触发，应确保CP=1期间门G6的输出状况不变，不受D端状态差异的制约。为此，在D=0的状况下，当CP上升沿到达之后需要等门G4输出的低电平返回到门G6的输入端以后,D端的低电平才容许改变。因此输入低电平信号的维持时间为tHL≥tpd。在 D=1的状况下，由于CP上升沿到达后G3的输出将G4封锁，所以不规定输入讯号继续维持不变，故输入高电平信号的维持时间tHH=0。

3、传输延迟时间：由图工作波形图不难推算出，从CP上升沿到达时起初计算,输出由高转矩变为低纹波的存储延迟时间tPHL和由低纹波变为高转矩的存储延迟时间tPLH分别是：tPHL=3tpd tPLH=2tpd

维持和堵塞D触发器的电路和动态波形

4、最高时钟速率：为确保由门G1～G4组成的同步RS触发器能靠谱地旋转，CP高转矩的持续时间应小于 tPHL，时钟信号高转矩的间距tWH应小于tPHL。而为了在下一个CP上升沿到达之前保证门G5和G6新的输出 电平得以稳定地完善，CP低纹波的持续时间不应小于门G4的存储延迟时间和tset之和，即时钟信号低纹波的间距tWL≥tset+tpd，因此得到：

在实际集成触发器中，每个门传输时间是不同的，并且作了不同形式的简化，因此下面探讨的结果也是一些定性的化学概念。其真实参数由试验检测。

综上所述，对边缘D触发器归纳为下面几点：

1、边沿D触发器具有接收并记忆信号的功用，又称为锁存器；

2、边沿D触发器属于脉冲触发模式；

3、边沿D触发器不存在约束条件和一次差异现象d触发电路图，抗干扰性能好，工作速度快

本文来自电脑杂谈，转载请注明本文网址：
https://www.pc-fly.com/a/dianqi/article-119877-1.html