从FPGA或MCU的LCD控制器是如何显示图像的

VGA监视器如何显示图像？如何配置我们的FPGA和MCU以使VGA监视器正确显示？朋友经常问这个问题，并且互联网上有很多相关的介绍。在这里，我将从FPGA或MCU LCD控制器的角度讨论这个问题。首先，让我们看一下显示器显示图像所需的信号（此图像来自LCD显示模块的规格）

从图中可以看出，LCD显示图像需要Hsync，Vsync，D [n：0]，CLK，DE，并且这些信号必须满足上述时序关系，

让我们再次查看VGA显示器的输入信号（此图片来自VESA显示器时序规范）

从上图可以看出，只有3个信号Hsync，Vsync，Video和LCD。需要信号比较。 Hsync和Vsync很常见。视频和D [n：0]实际上是相同的信号。 ，是视频信号，是要在显示器上显示的内容，LCD是数字输入，因此用Data [n：0]来表示，缩写为D [n：0]，n表示每个像素的灰度，灰度= 2的n次方通常为8或6；但是DE和CLK信号仍然丢失。

在这里，我们将描述VGA显示器如何获取DE和CLK信号，这也是本文的重点。 Hsync和Vsyn是我们要分析的基础知识。同步信号通常具有这些参数，频率，极性和同步头的宽度。

频率：不用多说；

极性：有正极性和负极性。信号长时间具有高电平时间，而短的低电平时间是负极性。否则，它是正极性。上图中LCD信号图中的Hsync为负极性。信号图中的Hsync为正；

同步头宽度：有些也称为同步时间，它是描述同步信号较短电平的时间，通常单位是CLK，可以用时间单位来描述；

识别分辨率是获得CLK和DE的关键。对于VESA标准中的每个不同分辨率（包括刷新频率），Hsync和Vsync的频率和极性都不同。 VGA监视器根据此分辨率确定输入图像。确定分辨率并完成所有设置后，您可以检查VESA标准以获取VGA输入信号图中的所有参数。 LCD中的DE为DataEnable，对应于VGA图像中的活动视频，DE始终处于高电平有效，并且某些LCD描述为Blank，这与DE相反。接下来是CLK，CLK = Hsync * Htotal。所有VGA监视器内部都有一个PLL，用于此目的。信号源应来自Hsync，因此Hsync必须稳定。 Htotal出现在此处，VESA中的Hor总时间。在下方发布1024 * 768 @ 60Hz的完整消息

VGA显示的基础知识已经讲完，让我们看一下LCD控制器发出的信号（下图来自STM32规范）

与看到VGA信号的LCD控制器有关吗？

下图是Verilog配置的VGA控制器，它与MCU的LCD控制器非常相似。

好的，所有描述都结束了。我不知道我是否清楚地描述了它们。您也可以加入QQ小组讨论这些问题。显示窗口450660532

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/tongxinshuyu/article-362078-1.html