BCD代码-共阴极7段数字显示代码转换器

武汉理工大学能力开发培训手册LEDBCD-此能力开发培训依赖于MAX + Plus II平台，并使用VHDL设计了BCD通用阴极7段数字代码显示代码转换器。 1. 1设计内容：BCD段数字显示代码转换器的设计要求：分析设计问题，找到相关信息，对设计部分进行建模并分析可行性，绘制流程图，编写程序代码，并在此调试并运行计算机程序，记录模拟结果，并分析和总结模拟结果。以标准格式编写说明。 2. 1本课程设计要求设计基于VHDL语言的BCD段数字显示转换器。首先，您需要了解数字显示转换器。当前最常用的数字字符显示器是7段数字显示器。通常，为了使7段数码管显示要显示的值，您需要使用数字显示转换器来显示该值。转换为所需的驱动信号。 CD4511 / C511等一系列芯片可以在实际电路设备中实现此功能。综上所述，我们可以利用其原理来设计7段数字显示转换器。添加要在Quartus II设计中实现的CD4511芯片的功能。 2. 2 VHDL的英文名称是：VHSIC（超高速集成电路）硬件描述语言，这是超高速集成电路硬件描述语言。

因此，其应用主要用于数字电路的设计。目前，它在中国的大多数应用都用于FPGA / CPLD / EPLD设计。 VHDL具有以下特点：功能强大且设计灵活。它得到广泛支持，并且易于修改。强大的系统硬件描述功能。它与设备的设计无关，并且与过程无关。移植能力强。易于共享和重用。 （1）与其他硬件描述语言相比，VHDL具有更强的行为描述能力，这决定了它已成为系统设计领域中最好的硬件描述语言。强大的行为描述能力是为了避免特定的设备结构。 （2） VHDL丰富的仿真语句和库函数可以在任何大型系统设计的早期检查设计系统的功能可行性，这是描述和设计大型电子系统的重要保证。 （3） VHDL语句的行为描述能力和程序结构确定了它具有支持设计的分解和对现有设计的重用的功能），并且可以随时对设计进行测试。 。满足市场需求的大型系统是有效的，必须高速完成。甚至多个世代组也可以并行工作。 （4）对于使用VHDL完成的某些设计，可以使用EDA工具进行逻辑综合和优化，并且可以将VHDL描述设计自动转换为门级网络。表[5） VHDL在设计者不需要了解硬件的结构，也不需要管理目标设备的最终设计和实现，也不需要进行独立的设计。

2. 3作为一种可编程逻辑设计环境，Altera Quartus II由于其强大的设计能力和直观且易于使用的界面而在数字系统设计师中越来越受欢迎。 QuartusII设计是唯一包含可编程逻辑器件（PLD）的软件，该可编程逻辑器件以时序收敛和基于块的设计流程为基本特征。 Quartus II设计软件提高了性能，增强了功能，解决了潜在的设计延迟等问题，并且是业内第一个为FPGA和掩模编程的器件开发提供统一工作流程的软件。 3. 1由于已对其进行编程以实现CD4511的解码功能，因此我们必须首先了解CD4511的解码原理。 CD4511 CMOSBCD —锁存/ 7段/驱动器，其引脚排列如图1所示：武汉理工大学能力发展培训手册段数字显示驱动器CD4511引脚图每个引脚的名称：7、 1、 2、 6表示BCD分别表示使能端子LE，BI，LT； 1 3、 1 2、 1 1、 1 0、 9、 1 5、 14表示分别解码输出端子a，B，c，d，e，f，g。 8、 16分别代表VDD和VSS。 LT是灯测试端子。应用高电平时，显示将正常显示。当应用低电平时，显示屏将始终显示数字“ 8”，并且每个笔段均点亮以检查显示屏是否出现故障。

BI是消隐功能端子。低电平时，所有笔段均被消隐。正常显示时，B1端子应为高电平。另外，CD4511具有拒绝伪代码的功能。当输入数据超过十进制数9（100 1)时，显示的字体也将自动被消隐。LE是锁存控制端子，被锁存为高电平，并以低电平发送数据。〜g段输出，综上所述，使用该程序实现CD4511的逻辑功能，CD4511的真值表如下表所示：CD4511真值表为了使设计模块实现逻辑功能。在CD4511中，可以定义一个系列端口和输入端口分别定义一个BCD代码输入，输出端口定义解码输出端子a，b，c，d，e，f，g，并且可以通过编程来实现解码功能。武汉理工大学能力发展培训手册当bi当= 0时，不管其他输入端子的状态如何，七段数码管处于熄灭（消隐）状态，不显示数字；当bi = 1时，lt = 0，解码输出全部1，无论输入DCBA状态如何，所有七个段均点亮并显示“ 8”。当输入端口DCBA依次输入BCD时，输出端口输出“ 1111110”，“ 0110000”，“ 1101101”，“ 1111001”，“ 0110011”，“ 1011011”，“ 0011111”，“ 1110000”，“ 1111111”， “ 1110011”，“ 0000000”。

将输入端口DCBA依次输入到BCD时，输出端口处于消隐状态，并且不显示。 3. 2完整的VHDL代码包括程序包，程序实体和程序结构。程序实体定义电路的输入和输出引脚信号。在此设计中，定义lt，bi，le，insign [3. .0]为输入信号引脚，而outsign [6. .0]定义为输出信号引脚。该结构具体描述了电路的内部结构和逻辑功能。 3. 2. 1设计流程图的流程图如图2所示：3. 2. 2设计代码的具体过程如下：使用ieee.std_logic_116 4. all;实体cd4511-实体定义，BCD七段显示驱动器端口的端口描述（lt，bi，le：std_logic; insign std_logic_vector（3down-输入端口DCBAoutsign：out std_logic_vector（6 downto-输出端口abcdefgend cd4511;架构逻辑beginprocess（lt，bi，le，insign）开始out

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/tongxinshuyu/article-315791-1.html