【学术论文】基于FPGA的GPS接收机基带处理硬件在环系统

0 引言

用于动态对地定位时,精度可由分米至米级,用于卫星、火箭、导弹、飞机、舰船、车辆等的导航和定位。因质点速度方向不变化，始终是向前运动，最 终匀速运动，所以位移一直在增大，c 项和 d 项均错误． 答案 b时间：60 分钟1．关于质点，下列说法中正确的是 a．质点一定是体积和质量极小的物体 b．因为质点没有大小，所以与几何中的点没有区别()．c．研究运动员在 3 000 米长跑比赛中运动的快慢时，该运动员可看做质点 d．欣赏芭蕾舞表演者的精彩表演时，可以把芭蕾舞表演者看做质点 答案 c2．北京时间 2012 年 2 月 25 日凌晨 0 时 12 分，中国在西昌卫星发射中心用“长 征三号丙”运载火箭， 将第十一颗北斗导航卫星成功送入太空预定轨道． 这标 志着我国在北斗卫星导航系统建设上又迈出了坚实的一步， 北斗卫星导航系统可以免费提供定位、测速和授时服务，定位精度 10 m，测速精度 0.2 m/s，以 下说法不正确的是 a．北斗导航卫星定位提供的是被测物体的位移 b．北斗导航卫星定位提供的是被测物体的位置 c．北斗导航卫星授时服务提供的是时刻 d．北斗导航卫星测速服务提供的是运动物体的速率 解析 由位臵、位移、时间、时刻和速度的定义可知，北斗导航卫星定位提供 ( )．的是一个点，是位臵，而不是位臵的变化，故选项 a 错误，b 正确。北斗卫星导航系统新闻发言人、中国卫星导航系统管理办公室主任冉承其表示，北斗系统的星座设计在世界上独一无二，在东盟应用比在中国境内效果更好，在城市导航应用方面更有优势，未来精度可达分米级。

硬件在环(Hardware-in-the-Loop，HIL)是一种半实物实时仿真技术，实现整个系统的半实物实时仿真测试，可以方便快速地实现设计方案的验证与优化，缩短开发周期，降低研发成本gps接收机工作原理 ppt。HIL先后在航天航空、军事、汽车等领域得到推广应用[1]，目前GPS接收机的设计流程都是先采用MATLAB进行算法设计、验证，然后再采用Verilog或者VHDL进行算法实现[2-4]，该过程反复迭代、费时。由此将HIL运用于卫星导航接收机跟踪环路的设计，将MATLAB/Simulink设计的算法模型通过以太网与FPGA联合起来进行调试，对验证与优化跟踪环路的设计、缩短开发周期、降低研发成本具有重要意义。

本系统将FPGA设计的GPS基带处理单元与Simulink设计的跟踪环路进行联合[5]，将基带信号处理模块集成到FPGA上，在Simulink上完成锁相环路、锁频环路和延迟锁定环路设计，并通过以太网实现FPGA与Simulink之间的通信，完成一个实时的硬件在环系统的设计，通过Simulink设计能够方便快速地设计锁相环路、锁频环路和延迟锁定环路，同时能够方便及时地调整锁相环路、锁频环路和延迟锁定环路的参数，实时调整跟踪环路参数，加快跟踪环路设计。

1 系统总体设计

系统整体设计原理图如图1所示。该系统主要分为4个单元：MAX2769B射频单元、基带信号处理单元、以太网通信单元、PC端Simulink。MAX2769B射频单元用于完成卫星信号的滤波、下变频以及模数转换；基带信号处理单元用于低中频卫星信号的捕获、跟踪，其中LEON3处理器用于完成数据运算、控制捕获和跟踪模块的运行、中断，以及接收捕获和跟踪模块的信息；以太网通信单元用于PC端Simulink跟踪环路模块与卫星信号基带处理单元之间的通信；PC端Simulink用于接收基带信号处理单元的I/Q支路的相关积分结果，并输入锁相环路、锁频环路和延迟锁定环路，得到环路处理结果，再通过以太网反馈到基带信号处理单元。

2 系统的硬件设计

2.1 卫星信号捕获模块设计与实现

芯片组内置了一个32-bit写缓存，可支持延迟处理时钟周期，所以在isa总线的数据交换可以被缓存，而pci总线可以在isa总线数据处理的同时进行其他的数据处理。芯片组内置了一个32-bit写缓存，可支持延迟处理时钟周期，所以于isa总线的数据交换可以被缓存，而pci总线可以在isa总线数据处理的同时进行其他的数据处理。i2c系统利用串行数据线（sda0）和串行时钟线（scl0）来进行数据传输，每个连接到总线上的设备都有一个独立的地址，在信息的传输过程中，i2c总线上并接的每一模块电路既是主控器（或被控器），又是（或接手器），这取决于它所要完成的功能。

2.2 卫星信号跟踪模块设计与实现

卫星信号跟踪模块中嵌入AHB从设备接口，并挂载在AHB总线上，如图3所示。将捕获模块中经过干扰抵消后的信号作为跟踪模块的输入信号，载波发生器模块对输入信号进行第一级下变频，再进行半带滤波处理。由于卫星处于运动之中，卫星相对本地接收机频偏也是在不断地变化，需要通过载波发生器模块对信号的频偏进行跟踪，实现第二级精准变频；然后与本地C/A码发生器产生的超前码、即时码、延迟码进行相关累加，并将结果发送到以太网数据缓存FIFO中；再通过以太网传送到Simulink中，经过载波环和码环的计算，再把载波频率控制字以及C/A码生成控制字反馈到各通道的载波发生器和本地C/A码发生器，实现对信号的跟踪锁定。

2.3 以太网通信单元设计与实现

以太网通信单元采用100 MHz的通信速率实现基带信号处理单元与PC端Simulink之间的高速通信。如图4所示，基带处理单元将相关累加结果通过以太网从设备接口传送到接收模块中，在接收缓存后PC端Simulink通过以太网主设备接口读取相关累加结果，并进行载波环和码环的计算，然后再通过主设备接口将计算得出的载波频率控制字以及C/A码生成控制字发送到发送缓存，最后由卫星信号基带处理单元进行读取。

3 系统的软件设计

3.1 卫星信号捕获模块程序设计

卫星信号捕获程序流程如图5所示。系统上电后，开启捕获中断，将CIC滤波器参数发送到捕获数据缓存RAM，配置硬件CIC滤波器模块并回读反馈参数，然后判断CIC滤波器反馈参数是否大于门限值。如果大于门限值，则重新计算CIC滤波器参数，否则等待捕获中断。捕获中断响应后，读取捕获的成功标志位，如果捕获成功，则读取捕获缓存RAM中的捕获卫星号、码相位、相关值最大值及其对应行列值，求出卫星多普勒频率，并将结果送到跟踪数据缓存RAM；如果捕获不成功则首先判断该卫星所有频点是否搜索完毕，如果没搜索完毕则搜索下一个频点。在捕获到一个卫星或者搜索完成某一卫星的所有频点后，统计已捕获、未捕获、需要重捕的卫星数，将捕获信息发送到捕获缓存RAM，进行下一个卫星的捕获。

3.2 卫星信号跟踪模块程序设计

卫星信号跟踪程序主要负责跟踪通道状态的控制，读取PC端Simulink通过以太网传送过来的载波环以及码环参数，并将环路参数反馈到各个跟踪通道，其流程如图6所示gps接收机工作原理 ppt。

速度环积分时间常数ti的调整，速度环积分环节主要作用是使系统对微小的输入有响应，由于此积分环节的延时作用，积分时间常数ti的增加将使定位时间增加，响应将变慢，因此ti的值应取最小值，然而，如果负载惯量很大或机械系统刚性较差时，为防止震荡，必须加大速度环积分时间常数ti。因为每层的4个增加行动值事件是随机安放的，所以大家就需要刷出传送，来进行空间的随机传送，从而缩小通关的距离或是吃行动值的距离，传送也有增加积分，传送到其它格子可以遇到事件，又能增加积分或是别的，所以说能刷出传送，尽量点传送。 #pw234567890#：查询是否锁国家码 #pw234567890+2#：查询是否锁网络码 #pw234567890+3#：查询是否锁网络提供者锁定的码 #pw234567890+4#：查询是否锁sim卡查看手机状态 操作指令：#pw+(mastercode)+x# (mastercode)是一10位数(没有括号) x是一个1到4的数, 它显示以上的锁，还不确定何数对应何锁。

3.3 基于Simulink的跟踪环路设计

采用Simulink设计跟踪环路，其中载波环路采用一阶锁频环路辅助二阶锁相环路结构进行载波鉴相、鉴频以及环路滤波，码环采用一阶延迟锁定环路进行鉴相以及环路滤波，如图7所示。

在捕获成功后，FPGA通过以太网向Simulink发送开始信号和I/Q相关值，然后相关值采样模块将I/Q支路即时码相关值送入鉴频器和鉴相器进行鉴频和鉴相处理，最后锁相环路滤波器将鉴相结果和锁频环路滤波器的处理结果进行滤波处理，得到载波频率控制字。同样地，将I/Q支路的延迟、超前码相关值送入码环鉴相器进行鉴相处理，处理完成后通过码环滤波器进行滤波，最后将滤波后输出的载波频率控制字和C/A码产生控制字通过以太网反馈到基带信号处理单元的跟踪通道中。

4 系统的测试与分析

本系统采用Quartus II 11.0进行设计、综合，并将设计结果下载到DE2-115开发板的上进行验证。通过Simulink软件自带的示波器显示其中两个跟踪环路的I、Q支路波形，如图8所示。同时，将I、Q支路的输出的（I，Q）数据对一一标记在相量图中，如图9所示，当锁相环锁定信号后，相位差异值就基本上在零附近晃动，I支路信号功率保持最大，Q支路信号功率接近于0，即大致有一半的数据对集中在正向I轴，而另一半集中在负向I轴[7]，由此，跟踪环路完成了对卫星信号的跟踪锁定。最后将6个通道的导航数据输出进行定位解算，得到的经纬度为：113.392862、23.037484，通过谷歌地图显示，得到误差范围在5 m之内，满足定位需求。

5 结论

本文设计了FPGA联合Simulink的GPS接收机基带处理硬件在环系统。介绍了系统的软硬件设计，借助FPGA的高速并行处理能力实现卫星信号的捕获，通过以太网完成Simulink设计的跟踪环路与基带处理单元的实时通信。实验结果表明，该系统能够完成卫星信号的捕获和跟踪，通过Simulink实时修改跟踪环路参数，在算法模型以及参数最终确定后再转换为VHDL/Verilog，避免了反复修改算法、参数而需反复编译综合FPGA，提高了开发效率，方便了后期算法优化、升级。

参考文献

[1] 付志红，马静，谢品芳，等.基于高速数字信号处理平台的实时仿真技术[J].系统仿真学报，2007，19(16)：3680-3683.

[2] 姜天林.基于FPGA的GPS基带处理器的研究与设计[D].广州：华南理工大学，2013.

[3] 陈建华.基于FPGA的GPS软件接收机跟踪捕获算法研究[D].南京：南京邮电大学，2013.

[4] 刘雷.基于FPGA的北斗信号捕获与跟踪算法研究[D].西安：西安电子科技大学，2014.

[5] Altera.Hardware in the Loop from the MATLAB/Simulink environment[EB-OL].(2013-09).https：//www.altera.com.cn/content/dam/altera-wp-01208-hardware-in-the-loop.pdf.

[6] 吴继华，王诚.Altera FPGA/CPLD设计（基础篇）[M].北京：人民邮电出版社，2005.

[7] 谢钢.GPS原理与接收机设计[M].北京：电子工业出版社，2009.

声明：该文观点仅代表作者本人，搜狐号系信息发布平台，搜狐仅提供信息存储空间服务。

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/shumachanpin/article-100747-1.html