4-bitprefetchDDR2提高带宽的关键技术(组图)

4位预取DDR 2增加带宽的关键技术

当前的DRAM使用4个存储体的结构。每个存储体由一个存储单元（单元）队列组成，并且该存储单元队列按行和列地址定位。让我们看一下存储器读取操作的基本工作流程：第一个是命令和地址信息的输入，地址将其分解为存储区（段）和字（字）选择。字选择是行选择，然后选择存储单元。恢复（还原）和预充电（预充电）。然后选择列（column），到目前为止已经找到了存储单元（单元）。存储单元的数据输出到内部数据总线（Internal Data Bus），最后通过输出电路输出数据。

从内存的读取操作中，我们可以了解内存工作的几个瓶颈。它们是存储单元重新存储和预充电的延迟。该延迟属于库内的延迟。由于DRAM结构的限制，延迟本身并不是那么容易解决。内部数据总线（内部数据总线）也有频率限制。内部数据总线是连接DRAM粒子中4个存储体的总线。最后一个DRAM的瓶颈是输入/输出电路的延迟。

内部数据总线低频的瓶颈可以通过使用Prefetch（数据预取）体系结构来解决。例如，PC133 SDRAM使用流水线突发体系结构（Pipeline）或1位预取，因此其内部数据总线频率为133MHz，数据输出端子的数据传输速率相同。 DDR内存使用2位预取技术，因此其输出端的数据传输速率是内部数据总线频率的两倍。以DDR400为例，其内部数据总线的频率为200MHz，输出的数据传输速率达到400MHz。

我们知道增加DRAM内部存储单元的频率既困难又昂贵。 DDR333的核心频率已达到167MHz。为了解决外部数据传输速率与核心速度之间的矛盾，DDR2使用4位预取（数据预取）。以该架构为例，DDR2 400的核心频率仅为100MHz，DDR2 533的核心频率为133MHz，因此DDR2解决了DRAM核心频率与外部数据传输频率之间的问题。

从SDRAM开始，存储器可以与时钟同步。最初的SDRAM采用了流水线架构。地址信号（Add）与时钟（CLK）同步。地址信号在存储队列中被解码和选择。在该单元中，在存储队列中选择的数据通过内部数据总线输出到信号放大器电路。 SDRAM的信号输出部分也与时钟信号同步，就像连续的流水线一样。由于所有操作都与时钟同步，因此也称为同步内存。

DDR使用2位预取，即2：1数据预取。 2位预取架构允许内部队列（列）仅以外部数据传输频率的一半进行操作。在SDRAM中，数据传输速率完全是指时钟信号，因此数据传输速率与时钟频率相同。 DDR2采用4位预取，这是DDR2提高数据传输速率的关键。它可以在不增加内部存储器阵列频率的情况下增加数据输出带宽。未来的DDR3和当前的RDRAM将使用它。 8位数据预取。

与SDRAM相比，DDR扩展了原始SDRAM设计。由于2位预取架构可以同时访问两个存储区的数据，因此内部数据总线的带宽增加了一倍。因此，可以在存储器的输出处在时钟信号的上升和下降时传输数据。 DDR的数据传输速率是实际工作频率的两倍。 DDR2使用4位预取架构来提高数据传输速率并降低内部存储区的频率要求。 4位预取架构使DDR2仅使用两个数据突发长度（突发长度），BL = 4或BL = 8。这很容易理解，因为DDR2一次访问4位数据，因此数据突发长度变为4或8。

以下是DDR2和DDR的主要思想之间的区别。实际上，这两种类型的内存之间的区别不仅在于带宽。

除了带宽，这里还有一个重要的参数是延迟。就像我之前说的，存储单元并非总是可用，因此需要刷新它们。此外，即使有可用的存储单元，也无法立即获取其存储空间：还有其他类型的延迟，例如设置行和列地址，这些延迟是不可避免的，并且由延迟的性质决定。 DRAM单元。

让我们看看那些延迟。例如，存储器阵列操作的时钟组合为2-2-2。如果存储器阵列在所有方案中均以相同的频率运行，则所有模块均具有相同的延迟。 （我的意思是PC100，DDR200，DDR2-40 0）。它们只是带宽上的差异。顺便说一下，2-2-2组合的含义是：CAS延迟，RAS至CAS延迟和RAS预充电时间。第一个数字是获取列地址的延迟时间，第二个数字是行和列地址之间的延迟，第三个数字是存储单元的充电时间，预充电实际上是存储单元的读取操作。行数据。

但是实际上，存储单元不会以相同的频率工作。例如，PC133是一种非常常用的SDRAM，其DRAM单元工作在133MHz。因此，尽管DDR200的带宽高于PC133，但其相应的延迟更慢（内部阵列的工作频率仅为100MHz）。 PC133存储单元的频率比DDR200存储单元的频率高33％。结果，DDR266具有与PC133相同的延迟优势。

今天我们也看到了类似的情况。 DDR200和DDR2-400具有相同的延迟，而后者具有两倍的带宽。实际上，DDR2-400和DDR400具有相同的带宽，均为3. 2GB / s，但是DDR400存储器阵列的工作频率为200MHz，而DDR2-400存储器阵列的工作频率为100MHz。 ，这意味着DDR2 -400的延迟高于DDR400的延迟。

让我们比较一下数字。以DDR400为例，我们通常设置2或2. 5个时钟延迟，有时为3。这是10到15纳秒。对于DDR2-400，请计算其延迟：内核工作在100MHz并具有2个时钟延迟，这意味着延迟为20ns，并且接口部分占用了4个时钟延迟（但接口工作在较高频率），结果是延迟DDR2模块的时钟周期为4-4-4个时钟周期。考虑到此处使用的内核频率非常低，我们希望看到将来具有3-3-3特性的DDR2-400，但是即使如此，DDR2-400也会被DDR400所取代。

这种情况似乎有点荒谬。尽管DDR2可以提供更大的带宽并具有潜在的优势，但DDR2的初始产品在性能上甚至落后于DDR。我们都知道，一种产品需要其优势来吸引购买者，那么DDR2的优势是什么。

SDRAM和DDR之间的区别

DRAM（同步动态随机存取存储器）

实际上，SDRAM的工作原理包括许多存储单元阵列以及输入/输出缓冲器和电源/刷新电路。最后一个单元（电源/刷新电路）与下面的描述无关。它的三个子系统（内存单元阵列，输入/输出缓存）都以相同的频率工作，这就是为什么它被称为同步内存。例如，在100MHz，64位总线宽度的SDRAM中，存储器中的数据通过I / O高速缓存，然后到达存储器控制器。该内存模块是众所周知的PC100内存。其带宽为800MB / s（100MHz×8字节或64位）。每个时钟周期发送一次数据。它在时钟的上升沿传输数据。

如果按实际数字衡量，则SDRAM内部存储阵列的总线为32位，工作频率为100MHz，缓存到外部控制器的总线也为32位，工作频率为100MHz 。数据流没有变化，内部和外部总线的宽度和频率也没有变化。 SDRAM模块通过同时读取两个芯片来实钱来获得更高的性能。 。同时，还存在散热问题和DDR2的高昂价格。它的宣传与实际使用之间可能还有很长的路要走。那时会有什么新鲜事...

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/shoujiruanjian/article-367550-1.html