cpu与内存条不兼容是怎么回事，你知道吗？

有时网友会问为什么CPU与记忆棒不兼容，所以让我们向编辑器学习以告诉您CPU与记忆棒的不兼容。希望我能为您服务！

分析cpu与内存之间的不兼容性：

当前的计算机通常不存在内存模块与CPU之间不兼容的问题，并且主板与主板之间可能不兼容。

内存模块是计算机组件，CPU可以通过总线对其进行寻址并执行读取和写入操作。记忆棒曾经是个人计算机历史上主要内存的扩展。随着计算机软件和硬件技术的不断更新，内存条已成为读写内存的整体。我们通常指的是计算机内存（RAM）的大小，它是指记忆棒的总容量。

内存模块与CPU之间没有兼容性或不兼容性。

CPU与内存之间的带宽主要取决于带宽，只要内存能够满足CPU的带宽，以E5200为例，其FSB（前端总线频率）为800MHz，带宽是800MHz×64÷8 = 6. 4GB / s，如果CPU没有超频并配备内存，那么单通道DDR2 800MHz频率内存就可以满足E5200的带宽要求。

如果它是像E8400这样的CPU，则其FSB为1333MHz，而DDR2 800MHz频率的内存将无法充分发挥CPU的性能。配备两个具有双通道的667频率存储库，它只能满足E8400的带宽。需求还是使用DDR3 1333频率存储器也可以满足E8400。

FSB（前端总线频率）= CPU FSB×4

Bandwidth = FSB×64÷8。

下一步：

英特尔的CPU和记忆棒与英特尔的X86架构没有直接关系。内存频率由主板上的南桥芯片组控制。只要主板的南桥芯片支持内存频率和规格，就可以使用这种记忆棒。

AMD的处理器集成了南桥功能，可以直接控制内存频率并提供对内存规格的支持。因此，内存模块与AMD平台上的CPU存在兼容性问题

顺便说一句，主板还必须支持Intel和AMD处理器的前端总线。如果CPU的前端总线频率超出主板支持的范围，则无法使用CPU。

例如，体育比赛要求运动员以10m / s的速度奔跑，但他只能以9m / s的速度奔跑。当然，他将无法满足该项目的要求。这是主板的内存频率要求。

CPU的主要性能指标是：

·主频

主频率也称为时钟频率，单位为MHz，用于表示CPU的计算速度。 CPU的主频率= FSB×倍频系数。许认为主频率决定了CPU的运行速度。这不仅是单方面的理解，而且对于服务器来说，这种理解也存在偏差。到目前为止，还没有确定的公式可以实现主频率与实际计算速度之间的定量关系。即使是两家主要的处理器制造商英特尔和AMD，在这一点上仍然存在很大的争议。英特尔产品的发展趋势表明，英特尔非常重视加强自身时钟速度的开发。像其他处理器制造商一样，有人曾经将其与1G Transmeta进行了比较。其运行效率相当于2G Intel处理器。

因此，CPU的主频率与CPU的实际计算能力没有直接关系。主频率代表CPU中数字脉冲信号的振荡速度。在英特尔的处理器产品中，我们还可以看到这样的示例：1 GHz Itanium芯片的性能几乎可以与2. 66 GHz Xeon / Opteron一样快，或者1. 5 GHz Itanium 2约为4 GHz Xeon / Opteron一样快。 CPU的计算速度取决于CPU管道各个方面的性能指标。

当然，主频率与实际计算速度有关。只能说主频是CPU性能的一个方面，不能代表CPU的整体性能。

·FSB

FSB是CPU的参考频率，单位也是MHz。 CPU的外部频率决定了整个主板的运行速度。坦率地说，在台式计算机中，我们所说的超频就是超级CPU的FSB（当然，在正常情况下，CPU的乘法器是锁定的），我相信这是众所周知的。但是对于服务器CPU，绝对不允许超频。如前所述，CPU确定主板的运行速度。两者同步运行。如果服务器CPU超频并且更改了外部频率，则将发生异步操作。 （许多台式机主板支持异步操作）这将导致整个服务器系统不稳定。

在当前大多数计算机系统中，FSB也是内存和主板之间同步操作的速度。这样，可以理解，CPU的FSB直接连接到内存，以实现两种状态之间的同步操作。 FSB和前端总线（FSB）的频率很容易混淆。在前端总线的介绍中，让我们谈谈两者之间的区别。

·前端总线（FSB）频率

前端总线（FSB）频率（即总线频率）直接影响CPU与内存之间直接数据交换的速度。有一个可以计算的公式，即数据带宽=（总线频率×数据位宽度）/ 8，最大数据传输带宽取决于所有同时传输的数据的宽度和传输频率。例如，当前的64位Xeon Nocona具有800MHz的前端总线。根据公式，其最大数据传输带宽为6. 4GB / sec。

FSB和前端总线（FSB）的频率之间的差异：前端总线的速度是指数据传输的速度，而FSB是CPU和主板同步运行的速度。换句话说，100MHz的外部频率具体是指每秒振荡一千万次的数字脉冲信号。而100MHz前端总线是指CPU每秒可以接收的数据量为100MHz×64bit÷8bit / Byte = 800MB / s。

实际上，“ HyperTransport”体系结构的出现改变了实际的前端总线（FSB）频率。在我们知道IA-32架构必须包含三个重要组件之前，它们是内存控制器中枢（MCH），I / O控制器中枢和PCI集线器，例如英特尔典型的芯片组英特尔750 1、英特尔7505芯片组，它是双Xeon量身定制的。 -制成。它们所包含的MCH为CPU提供了频率为533MHz的前端总线。使用DDR内存，前端总线带宽可以达到4. 3GB /秒。但是随着处理器性能的不断提高，它也给系统架构带来了许多问题。 “ HyperTransport”体系结构不仅可以解决问题，而且可以更有效地改善总线带宽。例如，AMD Opteron处理器，灵活的HyperTransport I / O总线体系结构允许它集成内存控制器，从而使处理器不会通过系统总线。直接与芯片组的内存交换数据。在这种情况下，AMD Opteron处理器中的前端总线（FSB）频率不知道从哪里开始。

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/shoujiruanjian/article-365748-1.html