计算机组织原理课程设计-内存扩展与CPU连接

计算（论文）课程名称计算机组成原理主题名称内存扩展和CPU连接学生系（系）计算机艺术与设计系课程07网络工程课程1071981学生姓名指导老师卢国华2009 1.1设计思想1.2设计主题1.3设计任务2.1图表2.1.18086CPU简化的引脚图2.1.2存储器芯片逻辑图2.1.3和门电路逻辑图2.2设计思想2.3设计过程2.4设计说明1.1设计思想“计算机组成原理”是计算机的必修课程之一对于学生，它主要讨论计算机主要组件的基本组成原理，以及将主要组件互连以形成整个计算机系统的技术. 在学生系统完成对每个组件原理的学习之后，有必要根据要求组织这些组件，以使其成为计算机的很大一部分，甚至成为计算机的整个硬件或大型机. 从而加深学生对计算机的整体理解. 1.2设计问题内存扩展和CPU连接有以下内存芯片: 2K1 ROM，4K1 RAM，8K1 ROM. 如果将它们用于形成容量为16KB的存储器，则前4KB为ROM，后12KB为RAM. 构成的容量是连接到8086CPU芯片的16KB存储器. 8086是16位数据总线和20位地址总线的核心（请参见下页的图1-图3）.

1.3设计任务设计任务: 仅硬件设计，而不是软件设计，主要设计任务如下: （1）使用了几块计算机存储芯片？如果给出的芯片没有用，请解释. （2）正确选择和门电路，并将其正确连接到CPU，并相应地绘制逻辑和组成框图. 注意: 在图中，直接连接到芯片的地址总线和数据总线用黑色粗线画出，其他线用细线画出. （3）分析组合存储器中的地址重叠现象. 如果是，原因何在？ （4）在逻辑中说明每个组件的功能. 2.文本2.1图表GND___ ___VCC AD14___ ____AD15 ___ A16 / S3 ___ A17 / S4 ___ A18 / S5 ___ A19 / S6 ___ WR（LOCK）AD0 ___ ___ ALE（QS0）CLK___ ___RESET GND___ ____READY 3938 20 23 36 1 3 8086CPU引脚图2.1.1 8086CPU简化引脚图GND——地，输入AD0-AD15，数据/地址多路复用线，双向，三态AD16-AD19，地址/状态多路复用线，输出，三态RD——读控制，输入CLK——系统时钟，输入VCC——电源+ 5V，输入ALE——允许地址锁存，输出RESET——系统复位，输入WR——写控制，输出，三态2.1 .2存储芯片逻辑图A10-A0-地址总线WE读写引脚D7-D0-数据总线CS芯片选择引脚存储芯片逻辑图，如图2.1.2所示. 图2.1.2存储芯片逻辑图2.1.3与门电路逻辑图与门电路逻辑图，如图2.1.3所示. 4K1 RAM 2K1 ROM WE CS D7-D0 D7-D0 CS A10 A0A10 2.1.3. 和门电路逻辑2.2设计思想（1）计算所需的芯片数. 使用2K1 ROM芯片设计4KB ROM，使用4K1 RAM芯片设计12KB RAM，在设计过程中需要6个. 在设计过程中，未使用8K1 ROM芯片，并且组成的存储器具有地址重叠. 这是因为A14和A15没有参与解码.

（2）写入每个芯片的地址分配. 每个存储芯片的地址分配如下: A15 A14 A13 A12 A11 A10〜A0 4K8RAM（3）根据给定的存储器扩展逻辑电路和给定的8086CPU（见图1）正确连接引脚图. 连接方式为: 内存和CPU地址线，数据线，读写线对应连接，不需要考虑内存中不存在的引脚. 2.3设计过程（1）设计过程总共需要2K1 ROM4 slice，需要4K1 RAM6 ROM存储芯片和RAM存储芯片来形成16KB存储器（前4KB为ROM；后12KB为RAM）；然后使用2: 4解码，因为芯片选择线不足以将存储芯片连接到存储芯片，因此必须将中的芯片选择线连接到AND门逻辑器件，然后再连接通过逻辑电路的冗余芯片. 最后是与CPU的连接. CPU的数据线A0〜A10连接到10个存储芯片的数据线A0〜A10； 6个RAM芯片的写线连接到CPU中的写线. CPU中的A11连接到逻辑电路中间； CPU中的A12和A13与中的两条输入线连接. （3）存储器和CPU之间的连接逻辑图有关详细的逻辑图，请参见下一页. D7 D0A11 A13 A12 8086 CPU A11〜A0我们2K1 ROM 2K1 ROM 2K1 ROM 2K1 ROM 4K1 RAM 4K1 RAM 4K1 RAM 4K1 RAM 4K1 RAM 4K1 RAM D7D0 CS0我们CS1我们CS2 CS3我们CPU和内存逻辑连接图2.4设计说明设计过程中，未使用8K1 ROM芯片；由它形成的存储器具有重叠的地址. 这是因为A14和A15没有参与解码. 内存地址线（A13〜A11）的分配范围为000至111，第一个地址分配给ROM芯片，然后地址分配给RAM芯片.

此外，每个组件的功能是: （1）8086CPU是微处理器，包括控制器，算术单元和寄存器，并且是中央处理组件. （2）逻辑设备是连接到RAM芯片的设备，其功能是扩展芯片选择线. （3）2: 4是正常连接CPU和存储器的组件，并具有片选功能. （4）存储器是一种存储数据和程序的设备，并且是一种ROM形式的存储设备. 存储器只能读取而不能写入； RAM是可以读取和写入的内存. 3.结论由于存储芯片的容量有限，因此主存储器通常由一定数量的芯片组成. 由几块芯片组成的主存储器也需要连接到CPU，以在CPU的控制下完成读写操作. 本课程设计的主要内容是关于8086CPU存储器的扩展和连接. 我们需要掌握8086的内部结构以及基本外部引脚的功能和特性. 了解了内存的结构之后，我们需要进一步了解内存和CPU之间的连接. 内存和CPU之间的硬连接包括3组导线: 地址总线（AB），数据总线（DB）和控制总线（CB）. 因此，该设计需要我们解决存储器与地址总线，数据总线与控制总线之间的连接问题. 4.参考文献[1]王爱英. 计算机组成原理和汇编语言编程. 北京: 电子工业出版社，1997 [2]徐爱萍. 计算机组成原理练习与分析. 北京: 清华大学出版社，2004.3 [3]蒋本山. 计算机组成原理. 北京: 清华大学出版社，2008年5月. 总体而言，课程设计的成功完成加深了我对单词扩展和记忆的位扩展以及部分翻译的理解. 对代码的掌握也使我对CPU引脚的功能，掌握了存储器和CPU引脚的正确连接方法，提高了我使用门电路和的能力. 我对计算机组成原理有更深入的了解. 通过本课程的设计，为以后学习其他学科打下坚实的基础，我对计算机组成原理学科有了更深的兴趣. 将来，我将继续深入学习本课程. 2009

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/shoujiruanjian/article-310934-1.html