超标量1cpu

Superscalar 1cpu Superscalar cpu简介Superscalar CPU体系结构是一种并行操作，在处理器内核中实现指令级并行性. 这项技术可以在相同的CPU频率下实现更高的CPU吞吐量. 超级管道的原理是优化管道并增加主频率，以便可以在一个机器周期内完成一项或多项操作. 其本质是交换时间. 例如，奔腾4的管线长达20个阶段. 流水线设计的步骤（阶段）越长，完成一条指令的速度就越快，因此它可以以更高的频率适应CPU. 但是，冗长的流水线也会带来某些副作用. 具有较高主频率的CPU很有可能会降低实际运行速度. 英特尔奔腾4就是这种情况，尽管其主频率可以高达1.4G或更高. ，但是它的计算性能远远不及AMD 1.2G的Athlon甚至Pentium III. 超标量. 超标量意味着CPU可以在一个时钟周期内执行多个指令. 这在486或更早的CPU上很难想象. 只有奔腾级别以上的CPU才具有这种超标量结构. 这是因为现代CPU越来越多地采用RISC技术，因此它们将成为超标量CPU. . 硬件要求: 多套独立的解码电路，多个独立的流水线和控制器.

奔腾，奔腾Pro和奔腾II处理器的超标量设计分别结合了两个和三个独立的指令流水线. 每个流水线平均在一个时钟周期内执行一条指令，因此它们可以分别平均一个时钟周期. 执行2或3条指令. 超标量体系结构超标量体系结构描述了一种可以在一个时钟周期内执行多条指令的微处理器设计. 在超标量体系结构的设计中，处理器或指令编译器可以确定一条指令是否可以独立于其他顺序子级执行，还是取决于其他指令并且必须按其顺序执行. 然后，处理器使用多个执行单元来同时执行两个或多个独立的子代. 超标量体系结构的设计优势称为“第二代RISC”. RISC功能: 简化指令集是计算机中央处理器的一种设计模式，也称为RISC [1]. 该设计思想简化了指令的数量和寻址方法，使其更易于实现和并行指令的实现效果更好，并且编译器效率更高. 方法: 可以预先从第一级指令缓存访存单元. 解码单元必须将那些“原始的” X86指令“驯服”为“优雅的” RISC指令. 它解析X86指令的长度，整齐地排列它们，最后将它们转换为类似RISC的微指令. 微指令在执行前先存储在“重新排序缓冲区（ROB）”中. 调度单元或保留单元将这些微指令分发到不同的执行单元，并且执行单元同时缓存来自第一级的数据. 获取计算所需的数据，然后将结果发送回ROB和引出单元，并写入正确的寄存器中.

管道的工作原理是在重叠执行和预先控制的基础上建立的. 根据指令的处理步骤，将处理器分解为一系列独立的工作部分（+锁存器），并将指令依次传递通过每个部分以完成指令处理的整个过程，这就是处理器流水线结构管道结构. 流水线流水线技术是将每个指令分解为多个步骤并重叠每个步骤的操作以实现多个指令的并行处理的技术. 程序中的指令仍然是一个接一个地执行，但是可以预先获取多条指令，而当尚未执行当前指令时，可以提前启动后续指令的其他操作步骤. 显然，这可以加快程序一部分的运行速度. 市场上各种16位/ 32位微处理器基本上都使用流水线技术. 例如，8 0 4 8 6和P e n t i u m都使用6步流水线结构. 流水线的6个步骤是: （1）获取指令. C P U从高速缓存或内存中获取一条指令. （2）指令解码. 分析指令的性质. （3）地址生成. 许多指令需要访问存储器中的操作数. 操作数的地址可以在指令字中，也可以通过某些操作获得. （4）取操作数. 当指令需要一个操作数时，它需要再次访问存储器，寻址并读取该操作数. （5）执行指令. L U执行指令指定的操作. （6）存储或“写回”结果. 最终的运算结果存储在某个存储单元中，或写回到累加器A.

在理想情况下，每个步骤都需要一个时钟周期. 当装配线完全装满时，平均每个时钟周期从装配线执行一条指令，然后输出结果，就像汽车从装配线中驶出一样. Pentium，Pentium Pro和Pentium II处理器的超标量设计分别结合了两个和三个独立的指令流水线. 每个流水线平均在一个时钟周期内执行一条指令，因此它们可以平均在一个时钟周期内执行每一条指令. 2和3指令. 管道技术是通过添加计算机硬件来实现的. 例如，为了能够预取指令，有必要增加用于取指令的硬件电路，并将获取的指令存储在指令队列缓冲器中，以使MPU可以执行取指令，分析和执行指令的操作. 与此同时. 因此，一个16位/ 3 2位微处理器通常包含两个算术逻辑单元ALU，一个主ALU用于执行指令，另一个ALU专门用于地址生成，因此地址计算可以与其他操作重叠. . 超级管道超级管道通过增加管道级数来缩短机器周期. 超级流水线同时执行更多的机器指令. 使用简单指令来加快执行速度是所有流水线的共同特征，但是超级流水线配备了多个功能组件和指令解码电路，它们使用多个流水线进行并行处理，以及多个寄存器端口和总线，可以执行多个因此，该操作比常规流水线执行要快，并且多个指令可以在一个机器周期内流出.

问题首先，实际运行的程序充满了分支. 看下面的示例: if（i == 0）A = 1elseA = 2还有一个更麻烦的问题. 流水线技术的使用肯定可以极大地提高CPU的性能，但是在引入指令之后才执行解码. 当CPU引入第三条指令时，正在解码第二条指令. 在上面的示例中，如果“ i”不等于0，则情况如何？当我们引入指令3时，我们同时跳到“其他”（第五条指令）. 这就是流水线的问题. CPU引入了指令，但是它不知道解码完成后会做什么. 指令4上也会发生相同的问题. 即使它是无条件转移（即，您不需要执行任何检查工作），指令5也会在需要之前引入. 您可能还会看到更大的问题. 当我们要执行指令2时，我们需要指令1的结果. 我们需要哪个分支？是指令3还是指令5？因此，我们只能等待指令1完成. PⅢ有12个工作站（K7有10个工作站），这意味着一条指令只能在12个时钟周期后完成. 我们是否仅在指令1完成后才发出下一条指令？我们是否必须停止指令3？通常认为X86程序中的条件分支指令（IF语句）平均占20％，因此上述问题在高性能CPU中是不可接受的. 我们必须提前预测分支程序，而不要等待条件判断的结果.

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/shoujiruanjian/article-299887-1.html