Superscalar 1cpu.docx

文档简介:

超级标量CPU

简介

超标量CPU体系结构是指在处理器内核中实现指令级并行性的一种并行操作. 这项技术可以在相同的CPU频率下实现更高的CPU吞吐量.

原理

超级管道是指改进管道并增加主频率，以便可以在一个机器周期内完成一项或多项操作. 其本质是交换时间. 例如，奔腾4的管线长达20个阶段. 流水线设计的步骤（阶段）越长，完成一条指令的速度就越快，因此可以适应工作频率更高的CPU. 但是，管道过长也会带来某些副作用. 具有较高主频率的CPU的实际运行速度很可能会降低. 英特尔的Pentium 4就是这种情况，尽管其主频率可以高达1.4G或更高. ，但是其计算性能远远不及AMD 1.2G Athlon甚至Pentium III.

超标量. 超标量意味着CPU可以在一个时钟周期内执行多个指令. 这在486或更早的CPU上很难想象. 只有奔腾级别以上的CPU才具有这种超标量结构. 这是因为现代CPU越来越多地采用RISC技术，因此它们将成为超标量CPU.

硬件要求: 多套独立的解码电路，多个独立的流水线和控制器.

奔腾，奔腾Pro和奔腾II处理器的超标量设计分别结合了两个和三个独立的指令流水线. 每个流水线平均在一个时钟周期内执行一条指令，因此它们可以平均一个时钟周期. 执行2或3条指令.

超标量架构

超标量体系结构描述了一种可以在一个时钟周期内执行多条指令的微处理器设计. 在超标量体系结构的设计中，处理器或指令编译器可以确定一条指令是否可以独立于其他有序子级执行，还是可以依赖于必须按其顺序执行的另一条指令.

然后，处理器使用多个执行单元来同时执行两个或多个独立的子代. 超标量架构的设计优势称为“第二代RISC”.

RISC功能:

简化指令集是计算机中央处理器的一种设计模式，也称为RISC [1]. 此设计思想简化了指令的数量和寻址方法，以使其更易于实现和并行执行指令执行度更好. 并且编译器的效率更高.

方法:

获取单元（Fetch Unit）可以从一级指令缓存中前进.

解码单元必须将那些“粗暴的” X86指令“驯服”为“优雅的” RISC指令. 它解析X86指令的长度，整齐地排列指令，最后将它们转换为类似RISC的微指令.

在执行微指令之前，将它们存储在“重新排序缓冲区（ROB）”中. 分派单元或保留单元将这些微指令分配给不同的执行单元，同时执行单元. 级别数据缓存获取所需的数据进行计算，然后将结果发送回ROB和导出单元，并写入到正确的寄存器.

管道的工作原理

基于重叠的执行和高级控制，根据指令的处理步骤，处理器被分解为一系列独立的工作部分（+锁存器），指令依次通过每个组件以完成对处理器的处理. 指令整个过程，这是流水线结构的处理器

装配线

流水线技术是将每个指令分解为多个步骤，并使每个步骤的操作重叠，从而实现多条指令的并行处理的技术. 程序中的指令仍然是一个接一个地执行，但是可以预先获取多条指令，而当尚未执行当前指令时，可以提前启动后续指令的其他操作步骤. 显然，这可以加快程序部分运行的速度.

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/shoujiruanjian/article-299883-1.html