三星电容规格 技术篇｜10nm技术节点大战：台积电vs三星(3)

金属连线与尺寸微缩

最后使用SEM观察整体SRAM金属连线的状况(图6)，在此可以清楚地看到i8在这个部份远远胜过S8，粗估M1至M11，i8的尺寸就比S8将近少了300nm，在这个金属连线迅速降低的情况下，相对而言即是带来寄生电容及信号延迟(RC-delay)的现象。RC-delay的影响因子如下：

ρ=互连导线电阻值

ε=围绕导线的介电材料之介电常数

L=金属互连的长度

W=宽度或互连的间隔

在导线距离W迅速减少的情况下，为了降低RC-delay的方法有二，第一为更换更低电阻的导线材料，这一点在日前于旧金山举行的IEDM 2017上，英特尔透露其10nm的工艺节点细节，他们将为最底部的两互连层更换新材料——钴(cobalt)，这个部份的细节将在日后进一步揭露；第二即是使用更低介电常数的材料做为low-k层。

本文在i8与S8的讨论中，并没有发属导线材料的更新，所以我们推断i8所使用的low-k材料可能也优于S8，才能在尺寸最佳化300nm的情况下，依然保持高性能。

图6：10nm工艺金属内连结的SEM图像：(a) i8与(b)S8

结语

根据i8与S8的FinFET比较，以笔者的角度观察，S8规规矩矩地走向尺寸微缩，以及增加通道面积的方向，但是i8在这个架构概念下增加了更多的巧思，提升了整体逻辑区的密度，同时也在工艺中添进了一些极微小的差异来改善性能。

通过进一步的材料分析，就能帮助工艺端以及读者发现并了解这些极小的差异。正所谓“见微知著”，小小的一个SRAM区域就已经藏在许多设计上的小细节，而且最后的胜负就来自于这些每一个小细节的累积。

因应10nm以下的工艺即将开打，工艺端在微缩尺寸将会面临更多的挑战，此时工艺的验证能力，如何精准地提供在几个纳米间的差距，绝对是致胜的关键。借由材料分析带来的强大验证武器，将成为工艺端以及读者的眼睛，并一起投入接下来的每一个战场。

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/sanxing/article-73753-3.html