龙芯电脑贵不贵_龙芯3c_兆芯与龙芯的区别(2)

附图说明

具体实施方式

本实用新型利用FPGA编写出多组的HT bus接口，并把重要的、未明确定义的、不知如何对应连接的信号线引入到FPGA，使龙芯CPU、不同公司的多款芯片组和FPGA相连，实现在一块主板上能同时调试多款芯片组。本实用新型以包括5个HT接口的调试装置为例， 可以同时调试4套南北桥。其中一个HT接口用来连接龙芯CPU，另外4个连接北桥芯片，南桥芯片通过HT控制线与测试装置连接。当一个芯片不能连通时，可以开启下一个芯片的开关。对于连接信号线，龙芯3号CPU和北桥都是一一对应的，即有16对接收差分信号线，2对接收信号时钟差分对，2对接收控制信号差分对，16对发送差分信号线，2对发送信号时钟差分对，2对发送控制信号差分对。所选择的北桥HT bus符合标准的HT bus协议，但龙芯3号CPU的HT bus由于其独特的设计比标准的HT bus协议多出了一些额外的、特殊的信号。龙芯3c在硬件层和协议层正确的处理这些特殊信号，既不能影响龙芯CPU自身正常的工作需要，又能和北桥很好的兼容，是一个比较关键的技术点。在标准的HT bus协议中，信号PWROK、RESET#、LDTSTOP#、LDTREQ# 只有一组，而龙芯HT bus接口信号有两组进行对应，他们是HT_HI_P0WER0K、HT_HI_RSTn、HT_HI_LDT_ST0Pn、HT_HI_LDT_REQn、HT_L0_P0WER0K、HT_L0_RSTn、HT_L0_LDT_ST0Pn、HT_ L0_LDT_REQn.这些信号特殊是由龙芯3号CPU的设计特点决定的。

龙芯3号CPU HT bus 是16bit宽，但它有一个独特的设计，即能把这16bit宽的总线可以拆分成2个独立Sbit 宽的HT bus使用，每个Sbit宽的HT bus都可以连接其他的CPU或者桥片。信号HT_8x2 来决定是按照HT 16bits来使用，还是按照2个分立的8bits来使用。HT_HI_H0STM0DE、 HT_HI_RSTn、HT_HI_POWEROK、HT_HI_LDT_REQn、HT_HI_LDT_STOPn 是高 8bit HT bus 的信号线，HT_L0_H0STM0DE、HT_L0_RSTn、HT_L0_P0WER0K、HT_L0_LDT_REQn、HT_L0_LDT_ST0Pn 是低8bit HT bus的信号线。这些信号怎样处理，怎样和北桥、南桥互连在本实用新型前没有规范可循，本实用新型把这些信号线引入到FPGA。龙芯3号CPU和北桥、南桥芯片中有些重要的、未明确定义的、不知如何对应连接的信号线也需要引入到FPGA。这类信号主要是上下电时序信号线、配置信号线。这些信号线包括1)龙芯3号CPU系统复位信号线SYSRESETN，PCI bus复位信号线PCI_RESETN ；2) 南桥上电完成信号线PWR_G00D，北桥的上电信号线NB_PWRGD ；3)各个供电模块的上电使能信号和电源OK信号PWRG00D ；4)龙芯3号CPU配置信号线GPIO信号线，内存时钟频率的设置信号线，HT bus时钟频率的设置信号线。上下电时序存在的难点是一是龙芯3系列CPU面世后，一直没有经过实用验证， CPU本身的上下电时序需要验证；二是龙芯CPU —直没有找到配套的南北桥芯片组，怎样和南北桥的上下电时序配合也是未知数。通过本装置把电源模块和南北桥芯片的上下电时序控制信号都连接到FPGA，就可以随意的根据需要调节这些信号时序，一直尝试到满足要求为止。

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/jisuanjixue/article-27796-2.html