静态RAM结构

图2.2（1）静态RAM结构组成

静态RAM的结构如图2.2（1）所示. 存储体是由64×64 ＝ 4096个六管静态存储电路组成的存储矩阵. 在存储矩阵中，X地址的输出地址提供了从X0到X63的64行选择线，并且每行选择线都连接到同一行中64个存储电路的行选择端静态ram的特点是，因此行选择线可以同时进行此行的64个行选择端子提供行选择信号. Y地址的输出提供了从Y0到Y63的64列选择线，并且同一列中的64个存储电路共享同一条位线，因此列选择线可以控制它们并连接输入/输出电路（I / O电路） . 显然，只有同时选择了行和列的单元存储电路才能同时打开其X方向门和Y方向门时才能读写信息.

图中所示的存储体是容量为4K×1位的存储器，因此它只有一个I / O电路. 如果要形成一个字长为4或8位的存储器，则每次访问时，都应该有4或8个单位存储电路，以便与外界交换信息. 在此存储器中，该列将为4或8位. 分组时，每个列选择线控制一组列门同时打开. 因此，应该有4或8个I / O电路. 每个组中的同一位共享一个I / O电路. 通常，RAM芯片的存储容量是有限的，并且需要几个切片来形成实际的存储器. 这样，具有不同地址的存储单元可以在不同芯片中. 因此，在选择地址时，应首先选择它们所属的芯片. 每个芯片都有一个芯片选择控制端子（

），仅当将有效信号添加到芯片选择端时静态ram的特点是，才能读取或写入芯片. 通常，片选信号是通过地址码的高阶解码生成的.

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/jisuanjixue/article-249938-1.html