在CMOS门电路中输入高电平和低电平电压是否有规定？

全部展开

有一些规定.

1，例如，取决于芯片类型，74hcxx输入高低电平边界在e69da5e6ba9062616964757a686964616f313334313738380.3-0.7vdd之间. 如果电源电压为5v，则限定在1.5v和3.5v之间的边界. 因此低于1.5v必须输入低电平，高于3.5v必须输入高电平，并且无法确定1.5v至3.5v. 因此，ttl芯片不能直接驱动高速cmos，而高速cmos可以直接驱动ttl.

2，否则指定了74hctxx，它与ttl级别兼容并且不同于74hcxx. 各种微控制器的输入高电平和低电平略有不同.

CMOS逻辑历史记录

1. 早期的离散CMOS逻辑元件仅在“ 4000系列”（RCA'COS / MOS'工艺）中可用. 到后来的“ 7400系列”，许多逻辑芯片已经可以利用CMOS，NMOScmos 高低电平，甚至可以实属氧化物半氧化物）工艺.

2. 与主要竞争对手BJT相比，早期的CMOS组件容易被静电放电（ESD）损坏. 大多数新一代CMOS芯片的输入/输出引脚（I / O引脚），电源和接地端子均配有ESD保护电路，以避免内部电路组件的栅极或组件中PN结的ESD. 由燃烧引起的电流.

3. 此可以在3伏至18伏直流电压之间，因此CMOS元件的栅极使用铝作为材料.

4，并且使用CMOS多年制造的大多数逻辑芯片也都在5伏的TTL标准规范下工作. 直到1990年，越来越多的低功耗要求和信号规格出现了，取代了它. 尽管它具有相对简单的信号接口，但其功耗和速度却无法跟上时代要求的TTL.

5. 另外cmos 高低电平，随着MOSFET器件的尺寸变得越来越小，栅极氧化物层的厚度变得越来越薄，并且可以承受的栅极电压变得越来越低. 甚至出现了一些最新的CMOS工艺. 工作电压低于1伏. 这些变化不仅使CMOS芯片进一步降低了功耗，而且使设备的性能越来越好.

6. 2004年之后，一些新的研究开始使用金属栅极，但是大多数制造工艺仍基于多晶硅栅极. 关于栅极结构的改善，许多研究集中于使用不同的栅极氧化物材料代替二氧化硅，例如使用高k电介质材料（高k电介质），目的是减少栅极泄漏电流. （漏电流）.

参考: 百度百科一级

参考: 百度百科-CMOS电路

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/dianqi/article-231098-1.html