手机视频 加快移动产品上市步伐(2)

图2：适用于无线应用程序的VirtuaLAB方框图

该环境是电路仿真(ICE)的软件实现方案，被测设计(DUT)由O/S（例如Linux或Windows）使用驱动程序、应用程序和软件堆栈来驱动。这种方法无需创建软件工程师们无法理解的硬件验证测试平台（如 SystemVerilog）。因此，设计师们可以创建能够让软件工程师充分理解的场景和环境。

诸如Mentor Graphics的CodeLink等软件工具可替代JTAG硬件（甚至虚拟JTAG）执行非侵入式调试。在APU中的多处理器环境下，无论何时通过JTAG在一个处理器上执行软件调试，该处理器都会暂停，并且需要运行额外的 JTAG周期，强制该处理器与其他处理器不再同步。而运行同步调试会话会让更多的处理器变得不同步，这样只会雪上加霜。这是由于这种软件只能以被动的方式追踪数据，因此，采用基于硬件仿真的多处理器软件调试更为稳健。硬件仿真系统以兆赫的速度运转，同时表现出与成品芯片一致的行为方式。

除了使系统原型在本质上变得更加可靠外，硬件仿真系统的独立环境无需人为干预即可连接/断开外部设备。而最明显的优势是，全球各个硬件和软件开发团队可以随时随地共享同一个系统，24/7全天候进行不同的设计工作。例如，一个地方的SoC硬件设计团队可以在白天使用该系统进行硬件验证。到了晚上，另一个地方的其他团队可以下载不同的设计并使用相同的系统进行软件开发。这样，硬件仿真系统可以保持24/7全天候运行状态且无需安排本地维护人员看守。

以前，开发团队会使用传统的现场可编程门阵列(FPGA)原型系统且通常需要花费数周的时间才能让设计在系统中正常工作。而诸如多FPGA分区、时钟分布、内存映射以及总线处理等操作都需要人工介入。当不可避免地要更改设计时，团队就必须从头开始整个映射过程，且不得不耗费数周的精力确保修改后的设计能够在 FPGA 软件上正常工作。一旦原型开始正常工作，下一待攻克的难题就是调试。有限的内部可见性和不断变更的测试点需要进行大量的返工。因此，往往需要一个庞大的工程师团队来支持这一单一的原型设计项目。

结论

转向基于硬件仿真的方法后，开发APU的公司可以在几天内把设计搬移到硬件仿真平台上而其典型的设计代码修改可在不到一天的时间里就可完成。此外，它还可以在硬件仿真系统的交互式调试环境下快速调试问题。这是通过将独有的硬件中基于定制芯片的硬件架构（Mentor Graphics称之为“片上”）与用于实现映射过程自动化并为有效调试提供完整的交互式设计访问的仿真系统的软件相结合得以实现的。

在过去，我们的任务仅仅是将简装原型系统提供给软件开发人员。即便如此，原型系统的完成通常也是在数月之后。而现如今，公司可以提早共享一个完整的硬件仿真系统。然而，真正的好处在于，公司能够为客户提供经过完整软件基础包验证过的更加优质的工程样品。多年以来，帮助客户加快产品上市步伐所带来的经济影响已被多项研究得以证实。

本文来自电脑杂谈，转载请注明本文网址：
http://www.pc-fly.com/a/bofangqi/article-77407-2.html